Архитектуры POWER, PowerPC и Power ISA |
---|
NXP (ранее Freescale и Motorola) |
IBM |
|
IBM / Nintendo |
Другой |
Ссылки по теме |
Отменено серым цветом, историческое - курсивом |
|
IBM А2 является открытым исходным кодом в широком масштабе многоядерного способный и многопоточном 64-битное питание ISA - ядро процессора разработанного IBM, используя мощность ISA v.2.06 спецификации. Версии процессоров на базе ядра A2 варьируются от версии 2,3 ГГц с 16 ядрами, потребляющими 65 Вт, до менее мощной, четырехъядерной версии, потребляющей 20 Вт на частоте 1,4 ГГц.
Ядро A2 - это процессорное ядро, предназначенное для настройки и встроенного использования в системе на устройствах-микросхемах, оно было разработано в соответствии с процессорами IBM для игровых консолей, процессором Xbox 360 и процессором Cell для PlayStation 3.
A2I - это 4-стороннее одновременное многопоточное ядро, которое реализует спецификацию встроенной платформы 64-разрядной Power ISA v.2.06 Book III-E с поддержкой функций встроенного гипервизора. Он был разработан для реализаций с большим количеством ядер и ориентирован на высокую пропускную способность и множество одновременных потоков. A2I был написан на VHDL.
Ядро имеет 4 × 32 64-разрядных регистра общего назначения (GPR) с полной поддержкой порядка байтов с прямым и обратным порядком байтов, 16 + 16 КБ инструкций и кэша данных и способно к четырехсторонней многопоточности.
Он имеет блок точного предсказания переходов (BPU) с восемью таблицами истории переходов на 1024 записи. Кэш-память L1 представляет собой 8-позиционный кэш-память с ассоциативным набором данных размером 16 Кбайт и четырехсторонний кэш-память инструкций с ассоциативным набором размером 16 Кбайт. Он выполняет простой конвейер по порядку, способный выдавать две инструкции за цикл; один к 6-ступенчатому арифметико-логическому устройству (ALU) и один к дополнительному вспомогательному исполнительному устройству (AXU).
Он включает в себя блок управления памятью, но не включает блок с плавающей запятой (FPU). Такие возможности обрабатываются AXU, который поддерживает любое количество стандартизованных или настраиваемых макросов, таких как модули с плавающей запятой, векторные модули, DSP, медиа-ускорители и другие модули с наборами инструкций и регистрами, не являющимися частью Power ISA. Ядро имеет блок системного интерфейса, используемый для подключения к другим встроенным ядрам, с 256-битным интерфейсом для записи данных и 128-битным интерфейсом для чтения инструкций и данных на полной скорости ядра.
A2o является немного более современной версией, написанной в Verilog, используя мощность ISA v.2.07 Book III-E. Он оптимизирован для одноядерной производительности и рассчитан на частоту до 3 ГГц при техпроцессе 45 нм. A2O отличается от своего брата тем, что он является только двусторонним многопоточным, имеет кеширование данных и инструкций L1 размером 32 + 32 КБ, а также способно к выполнению вне очереди.
Когда был выпущен A2O, никакие реальные продукты его не использовали.
Во второй половине 2020 года IBM выпустила ядра A2I и A2O по лицензии Creative Commons и опубликовала код VHDL и Verilog на GitHub. Намерение состояло в том, чтобы добавить их к предложениям OpenPOWER Foundation, касающимся бесплатных и открытых процессорных ядер. Поскольку A2 был разработан в 2010 году, A2I и A2O не совместимы с Power ISA 3.0 или 3.1, которые являются обязательными для ядер OpenPOWER. IBM желает, чтобы ядра были обновлены, чтобы они соответствовали более новой версии ISA.
PowerEN (Power Edge Сети), или « проводная скорость процессор», разработан как гибрид между очередными процессорами сети, делая переключение и маршрутизацию и типичный процессор сервера, который манипулирует и упаковки данных. Об этом стало известно 8 февраля 2010 года на ISSCC 2010.
Каждый чип использует ядро A2I и имеет 8 МБ кэш-памяти, а также множество механизмов для конкретных задач, помимо универсальных процессоров, таких как XML, криптография, сжатие и ускорители регулярных выражений, каждый со своими MMU, четыре 10 Gigabit Ethernet порты и две линии PCIe. В систему SMP можно подключить до четырех микросхем без каких-либо дополнительных микросхем. По словам Чарли Джонсона, главного архитектора IBM, чипы являются чрезвычайно сложными и используют 1,43 миллиарда транзисторов на кристалле размером 428 мм², изготовленном по 45-нм техпроцессу.
Процессор Blue Gene / Q представляет собой 18-ядерный чип, использующий ядро A2I, работающее на частоте 1,6 ГГц, со специальными функциями для быстрого переключения контекста потоков, четырехъядерный модуль с плавающей запятой SIMD, 5D torus-сеть между кристаллами и 2 ГБ / с внешнего ввода-вывода. О. Ядра связаны перекрестным переключателем на половинной скорости ядра с 32 МБ кэш-памяти eDRAM L2. Кэш L2 является многоверсионным и поддерживает транзакционную память и спекулятивное выполнение. Чип Blue Gene / Q имеет два контроллера памяти DDR3, работающих на частоте 1,33 ГГц, поддерживающих до 16 ГБ ОЗУ.
Он использует 16 ядер для вычислений и одно ядро для служб операционной системы. Это 17-е ядро будет заботиться о прерываниях, асинхронном вводе-выводе, управлении потоком MPI и функциональности RAS. 18-я жила используется в качестве запасной на случай, если одна из других жил необратимо повреждена (например, при производстве), но отключается в рабочем режиме. Чип Blue Gene / Q изготовлен по медному процессу SOI IBM на длине волны 45 нм, обеспечивает максимальную производительность 204,8 Гфлопс на частоте 1,6 ГГц и потребляет около 55 Вт. Чип имеет размер кристалла 19 × 19 мм (359,5 мм²) и использует 1,47 миллиарда транзисторов.