Войти
| Архитектуры POWER, PowerPC и Power ISA |
|---|
| NXP (ранее Freescale и Motorola) |
| IBM |
|
| IBM / Nintendo |
| Другой |
| Ссылки по теме |
| Отменено серым цветом, историческое - курсивом |
|
У IBM есть серия высокопроизводительных микропроцессоров под названием POWER, за которой следует номер, обозначающий поколение, например, POWER1, POWER2, POWER3 и так далее, вплоть до последней версии Power10. Эти процессоры использовались IBM в их RS / 6000, AS / 400, pSeries, ISeries, System р, системы я и Power Systems линия серверов и суперкомпьютеров. Они также использовались в устройствах хранения данных IBM и других производителей серверов, таких как Bull и Hitachi.
Название «POWER» было первоначально представлено как аббревиатура от «Performance Optimization With Enhanced RISC».
Семейство процессоров POWER n было разработано в конце 1980-х годов и все еще находится в активной разработке почти 30 лет спустя. Вначале они использовали архитектуру набора инструкций POWER (ISA), но в последующих поколениях она превратилась в PowerPC, а затем в Power ISA, поэтому современные процессоры POWER не используют POWER ISA, они используют Power ISA. В августе 2019 года IBM объявила об открытии исходного кода Power ISA. В рамках переезда также было объявлено, что администрирование OpenPOWER Foundation теперь будет осуществляться Linux Foundation.
В 1974 году IBM начала проект по созданию компьютера с телефонной коммутацией, который в то время требовал огромных вычислительных мощностей. Поскольку приложение было сравнительно простым, этой машине нужно было бы только выполнять ввод-вывод, переходы, добавлять регистр-регистр, перемещать данные между регистрами и памятью и не было бы необходимости в специальных инструкциях для выполнения сложных арифметических операций. Эта простая философия проектирования, согласно которой каждый шаг сложной операции явно определяется одной машинной инструкцией, и все инструкции должны выполняться за одно и то же постоянное время, позже стала известна как RISC. Когда проект телефонного коммутатора был отменен, IBM сохранила проект процессора общего назначения и назвала его 801 в честь здания № 801 в Исследовательском центре Томаса Дж. Уотсона.
К 1982 году IBM продолжала исследовать суперскалярные ограничения конструкции 801, используя несколько исполнительных блоков для повышения производительности, чтобы определить, может ли RISC-машина поддерживать несколько инструкций за цикл. В конструкцию 801 было внесено множество изменений, позволяющих использовать несколько исполнительных модулей, а процессор Cheetah имел отдельные исполнительные модули с предсказанием переходов, с фиксированной и плавающей запятой. К 1984 году была выбрана КМОП, поскольку она позволила повысить уровень интеграции схемы при улучшении характеристик транзисторной логики.
В 1985 году в исследовательском центре IBM Thomas J. Watson Research Center началось исследование архитектуры RISC второго поколения, в результате чего была разработана «архитектура AMERICA»; В 1986 году IBM Austin приступила к разработке компьютеров серии RS / 6000 на основе этой архитектуры. Это должно было стать первым процессором POWER, использующим первую POWER ISA.
Схема, показывающая эволюцию различных ISA для POWER, PowerPC и Power В феврале 1990 года первые компьютеры IBM, на которых была установлена POWER ISA, назывались «RISC System / 6000» или RS / 6000. Эти компьютеры RS / 6000 были разделены на два класса, рабочие станции и серверы, и поэтому были представлены как POWERstation и POWERserver. ЦП RS / 6000 имел 2 конфигурации, называемые «RIOS-1» и «RIOS.9» (или, чаще, ЦП POWER1). Конфигурация RIOS-1 имела всего 10 дискретных микросхем - микросхему кэша инструкций, микросхему с фиксированной точкой, микросхему с плавающей запятой, 4 микросхемы кэш-памяти L1 данных, микросхему управления памятью, микросхемы ввода / вывода и микросхему часов. В более дешевой конфигурации RIOS.9 было 8 дискретных микросхем - микросхема кэша инструкций, микросхема с фиксированной точкой, микросхема с плавающей запятой, 2 микросхемы кеша данных, микросхема управления памятью, микросхема ввода / вывода и микросхема часов.
POWER1 - первый микропроцессор, который использовал переименование регистров и выполнение вне очереди. Упрощенная и менее мощная версия 10-микросхемной RIOS-1, созданная в 1992 году, была разработана для младших моделей RS / 6000. Он использовал только один чип и назывался « RISC Single Chip » или RSC.
IBM начала разработку процессора POWER2 как преемника POWER1. Благодаря добавлению второго модуля с фиксированной запятой, второго мощного модуля с плавающей запятой, а также других улучшений производительности и новых инструкций к конструкции, POWER2 ISA имела лидирующую производительность, когда она была объявлена в ноябре 1993 года. POWER2 был многочиповой конструкцией, но IBM также разработала единый чип, названный POWER2 Super Chip или P2SC, который используется в высокопроизводительных серверах и суперкомпьютерах. На момент своего появления в 1996 году P2SC был крупнейшим процессором с самым большим количеством транзисторов в отрасли и лидером в операциях с плавающей запятой.
В 1991 году компания Apple искала будущей альтернативы Motorola «S 68000 -На CISC платформы и Motorola экспериментировал с платформой RISC своей собственной, на 88000. IBM присоединилась к обсуждению, и эти трое основали альянс AIM для создания PowerPC ISA, в значительной степени основанного на POWER ISA, но с дополнениями от Apple и Motorola. Это должна была быть полная 32/64 битная RISC-архитектура, которая должна была варьироваться от встроенных микроконтроллеров очень низкого уровня до суперкомпьютеров и серверных приложений самого высокого уровня.
После двух лет разработки получившийся PowerPC ISA был представлен в 1993 году. Модифицированная версия архитектуры RSC, PowerPC добавила инструкции с плавающей запятой одинарной точности и общие инструкции умножения и деления регистр-регистр, а также удалила некоторые функции POWER. Также добавлена 64-битная версия ISA и поддержка SMP.
В 1990 году IBM хотела объединить серверную архитектуру начального и среднего уровня, RS / 6000 RISC ISA и AS / 400 CISC ISA в одну общую RISC ISA, на которой можно было бы разместить операционные системы IBM AIX и OS / 400. Существующий POWER и будущие ISA PowerPC были сочтены неподходящими для команды AS / 400, поэтому было разработано расширение для 64-битного набора инструкций PowerPC под названием PowerPC AS for Advances Series или Amazon Series. Позже были добавлены дополнения от команды RS / 6000 и AIM Alliance PowerPC, и к 2001 году, с введением POWER4, все они были объединены в одну архитектуру набора команд: PowerPC v.2.0.
POWER3 начал свою жизнь как PowerPC 630, преемник коммерчески неудачного PowerPC 620. Он использовал комбинацию POWER2 ISA и 32/64-битного набора PowerPC ISA с поддержкой SMP и однокристальной реализации. Он широко использовался в компьютерах IBM RS / 6000, в то время как версия второго поколения, POWER3-II, была первым коммерчески доступным процессором от IBM, использующим медные межсоединения. POWER3 был последним процессором, который использовал набор команд POWER; все последующие модели использовали некоторую версию набора команд PowerPC.
POWER4 объединил 32/64-битный набор команд PowerPC и 64-битный набор команд PowerPC AS из проекта Amazon с новой спецификацией PowerPC v.2.0, объединив семейства компьютеров IBM RS / 6000 и AS / 400. Помимо объединения различных платформ, POWER4 также был разработан для достижения очень высоких частот и имеет большие встроенные кэш-память L2. Это был первый коммерчески доступный многоядерный процессор, выпускавшийся в версиях с одним кристаллом, а также в виде четырехчиповых многочиповых модулей. В 2002 году по заказу Apple IBM также выпустила версию POWER4 с меньшими затратами и функциями, получившую название PowerPC 970.
Процессоры POWER5 построены на базе популярного POWER4 и включают в себя одновременную многопоточность - технологию, впервые использованную в процессоре RS64-III на базе PowerPC AS, а также в контроллерах памяти на кристалле. Он был разработан для многопроцессорной обработки в массовом масштабе и был представлен в виде многочиповых модулей со встроенными крупными микросхемами кэш-памяти третьего уровня.
В 2004 году была основана совместная организация под названием Power.org с миссией унифицировать и координировать будущую разработку спецификаций PowerPC. К тому времени спецификация PowerPC была фрагментирована, так как Freescale (урожденная Motorola) и IBM пошли разными путями в своих соответствующих разработках. Freescale отдавала приоритет 32-битным встроенным приложениям, а также высокопроизводительным серверам и суперкомпьютерам IBM. Был также набор лицензиатов спецификации, таких как AMCC, Synopsys, Sony, Microsoft, PA Semi, CRAY и Xilinx, которые нуждались в координации. Совместные усилия были направлены не только на оптимизацию разработки технологии, но и на оптимизацию маркетинга.
Новая архитектура набора команд получила название Power ISA и объединила PowerPC v.2.02 от POWER5 со спецификацией PowerPC Book E от Freescale, а также с некоторыми родственными технологиями, такими как Vector-Media Extensions, известными под торговой маркой AltiVec (также называемой VMX by IBM) и аппаратной виртуализации. Этот новый ISA назывался Power ISA v.2.03, и POWER6 был первым процессором высокого класса от IBM, который его использовал. Старые спецификации POWER и PowerPC не были приняты, и с этого момента эти наборы команд были окончательно признаны устаревшими. Сегодня не ведется активной разработки каких-либо типов процессоров, использующих эти старые наборы команд.
POWER6 стал плодом амбиций проекта eCLipz, объединив наборы инструкций I (AS / 400), P (RS / 6000) и Z (мэйнфреймы) на одной общей платформе. I и P уже были объединены с POWER4, но усилия eCLipz не смогли включить z / Architecture на основе CISC, и процессор z10 стал братом eCLipz POWER6. z / Architecture и по сей день остается отдельным направлением проектирования, никак не связанным с набором инструкций Power ISA.
Благодаря eCLipz, POWER6 имеет необычный дизайн, поскольку он нацелен на очень высокие частоты и жертвует неупорядоченным выполнением, что было особенностью процессоров POWER и PowerPC с момента их появления. POWER6 также представил в Power ISA десятичный блок с плавающей запятой, который он разделяет с z / Architecture.
Выпустив POWER6, в 2008 году IBM объединила бывшие семейства серверов и рабочих станций System p и System i в одно семейство под названием Power Systems. На машинах Power Systems могут работать разные операционные системы, такие как AIX, Linux и IBM i.
Симметричная многопроцессорная конструкция POWER7 представляет собой существенную эволюцию проекта POWER6, уделяя больше внимания энергоэффективности за счет использования нескольких ядер, одновременной многопоточности (SMT), выполнения вне очереди и больших кэш-памяти eDRAM L3 на кристалле. Восьмиядерный чип может выполнять 32 потока параллельно и имеет режим, в котором он может отключать ядра для достижения более высоких частот для оставшихся. Он использует новый высокопроизводительный модуль с плавающей запятой под названием VSX, который объединяет функциональность традиционного FPU с AltiVec. Даже когда POWER7 работает на более низких частотах, чем POWER6, каждое ядро POWER7 работает быстрее, чем его аналог POWER6.
POWER8 - это 12-ядерный процессор с тактовой частотой 4 ГГц с 8 аппаратными потоками на ядро, всего 96 потоков параллельного выполнения. Он использует 96 МБ кеш-памяти L3 eDRAM на кристалле и 128 МБ кэш-памяти L4 вне кристалла, а также новую шину расширения, называемую CAPI, которая работает поверх PCIe, заменяя старую шину GX. Шину CAPI можно использовать для подключения выделенных микросхем внешнего ускорителя, таких как графические процессоры, ASIC и FPGA. IBM заявляет, что он в два-три раза быстрее своего предшественника POWER7.
Впервые он был построен по 22-нанометровому процессу в 2014 году. В декабре 2012 года IBM начала предоставлять исправления для версии ядра Linux 3.8 для поддержки новых функций POWER8, включая инструкции VSX-2.
IBM потратила довольно много времени на разработку процессора POWER9 по словам Уильяма Старка, системного архитектора для процессора POWER8. POWER9 является первым, чтобы включить элементы питания ISA версии 3.0, которая была выпущена в декабре 2015 года, в том числе инструкции VSX-3, а также включает в себя поддержку Nvidia «s NVLink шинной технологии.
Государственный департамент энергетики США совместно с Oak Ridge National Laboratory и Национальной лаборатории Лоуренса Ливермора контракт IBM и Nvidia построить два суперкомпьютеров Sierra и встречи на высшем уровне, которые основаны на процессорах POWER9 в сочетании с Nvidia, Вольта графических процессоров. Sierra пошел онлайн в 2017 году и на высшем уровне в 2018 году.
POWER9, который был запущен в 2017 году, производится с использованием 14-нм техпроцесса FinFET и поставляется в четырех версиях: две 24-ядерные версии SMT4, предназначенные для использования PowerNV для масштабирования и масштабирования приложений, и две 12-ядерные версии SMT8, предназначенные для использования PowerVM. для масштабирования и масштабирования приложений. Возможно, в будущем будет больше версий, поскольку архитектура POWER9 открыта для лицензирования и модификации членами OpenPOWER Foundation.
Power10 - это ЦП, представленный в сентябре 2021 года. Основное внимание уделяется очень большому количеству ядер и высокопроизводительному вводу-выводу. Он построен по 7 нм технологии.
| Имя | Изображение | ЭТО | Биты | Ядра | Fab | Транзисторы | Размер умирают | L1 | L2 | L3 | Часы | Упаковка | Введено |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| РИОС-1 | ВЛАСТЬ | 32 бит | 1 | 1.0 мкм | 6,9 млн | 1284 мм 2 | 8 КБ I 64 КБ D | н / д | н / д | 20–30 МГц | 10 микросхем в CPGA на печатной плате | 1990 г. | |
| RIOS.9 |  | ВЛАСТЬ | 32 бит | 1 | 1.0 мкм | 6,9 млн | 8 КБ I 32 КБ D | н / д | н / д | 20–30 МГц | 8 микросхем в CPGA на PCB | 1990 г. | |
| МОЩНОСТЬ1 + | ВЛАСТЬ | 32 бит | 1 | 6,9 млн | 8 КБ I 64 КБ D | н / д | н / д | 25–41,6 МГц | 8 микросхем в CPGA на PCB | 1991 г. | |||
| МОЩНОСТЬ1 ++ | ВЛАСТЬ | 32 бит | 1 | 6,9 млн | 8 КБ I 64 КБ D | н / д | н / д | 25–62,5 МГц | 8 микросхем в CPGA на PCB | 1992 г. | |||
| RSC |  | ВЛАСТЬ | 32 бит | 1 | 0,8 мкм | 1 млн | 226,5 мм 2 | 8 КБ унифицированный | н / д | н / д | 33–45 МГц | 201-контактный CPGA | 1992 г. |
| МОЩНОСТЬ2 |  | МОЩНОСТЬ2 | 32 бит | 1 | 0,72 мкм | 23 млн | 1042,5 мм 2 819 мм 2 | 32 КБ I 128–265 КБ D | н / д | н / д | 55–71,5 МГц | 6–8 плашек на керамических 734-контактных MCM | 1993 г. |
| МОЩНОСТЬ2 + |  | МОЩНОСТЬ2 | 32 бит | 1 | 0,72 мкм | 23 млн | 819 мм 2 | 32 КБ I 64–128 КБ D | 0,5–2 МБ внешний | н / д | 55–71,5 МГц | 6 микросхем в CBGA на печатной плате | 1994 г. |
| P2SC | МОЩНОСТЬ2 | 32 бит | 1 | 0,29 мкм | 15 млн | 335 мм 2 | 32 КБ I 128 КБ D | н / д | н / д | 120–135 МГц | CCGA | 1996 г. | |
| P2SC + |  | МОЩНОСТЬ2 | 32 бит | 1 | 0,25 мкм | 15 млн | 256 мм 2 | 32 КБ I 128 КБ D | н / д | н / д | 160 МГц | CCGA | 1997 г. |
| RAD6000 |  | ВЛАСТЬ | 32 бит | 1 | 0,5 мкм | 1,1 млн | 8 КБ унифицированный | н / д | н / д | 20–33 МГц | Рад жестко | 1997 г. | |
| МОЩНОСТЬ3 |  | POWER2 PowerPC 1.1 | 64 бит | 1 | 0,35 мкм | 15 млн | 270 мм 2 | 32 КБ I 64 КБ D | 1–16 МБ внешний | н / д | 200–222 МГц | 1088-контактный CLGA | 1998 г. |
| POWER3-II |  | POWER2 PowerPC 1.1 | 64 бит | 1 | 0,25 мкм Cu | 23 млн | 170 мм 2 | 32 КБ I 64 КБ D | 1–16 МБ внешний | н / д | 333–450 МГц | 1088-контактный CLGA | 1999 г. |
| МОЩНОСТЬ4 |  | PowerPC 2.00 PowerPC-AS | 64 бит | 2 | 180 нм | 174 млн | 412 мм 2 | 64 КБ I 32 КБ D на ядро | 1,41 МБ на ядро | 32 МБ внешний | 1–1,3 ГГц | 1024-контактный CLGA керамический MCM | 2001 г. |
| POWER4 + |  | PowerPC 2.01 PowerPC-AS | 64 бит | 2 | 130 нм | 184 млн | 267 мм 2 | 64 КБ I 32 КБ D на ядро | 1,41 МБ на чип | 32 МБ внешний | 1,2–1,9 ГГц | 1024-контактный CLGA керамический MCM | 2002 г. |
| МОЩНОСТЬ5 |  | PowerPC 2.02 Power ISA 2.03 | 64 бит | 2 | 130 нм | 276 млн | 389 мм 2 | 32 КБ I 32 КБ D на ядро | 1,875 МБ на чип | 32 МБ внешний | 1,5–1,9 ГГц | керамика DCM керамика MCM | 2004 г. |
| POWER5 + |  | PowerPC 2.02 Power ISA 2.03 | 64 бит | 2 | 90 нм | 276 млн | 243 мм 2 | 32 КБ I 32 КБ D на ядро | 1,875 МБ на чип | 32 МБ внешний | 1,5–2,3 ГГц | керамика DCM керамика QCM керамика MCM | 2005 г. |
| МОЩНОСТЬ6 |  | Питание ISA 2.03 | 64 бит | 2 | 65 нм | 790 млн | 341 мм 2 | 64 КБ I 64 КБ D на ядро | 4 МБ на ядро | 32 МБ внешний | 3,6–5 ГГц | CLGA OLGA | 2007 г. |
| МОЩНОСТЬ6 + |  | Питание ISA 2.03 | 64 бит | 2 | 65 нм | 790 млн | 341 мм 2 | 64 КБ I 64 КБ D на ядро | 4 МБ на ядро | 32 МБ внешний | 3,6–5 ГГц | CLGA OLGA | 2009 г. |
| МОЩНОСТЬ7 |  | Питание ISA 2.06 | 64 бит | 8 | 45 нм | 1,2 млрд | 567 мм 2 | 32 КБ I 32 КБ D на ядро | 256 КБ на ядро | 32 МБ на чип | 2,4–4,25 ГГц | CLGA OLGA органический QCM | 2010 г. |
| МОЩНОСТЬ7 + |  | Питание ISA 2.06 | 64 бит | 8 | 32 нм | 2,1 млрд | 567 мм 2 | 32 КБ I 32 КБ D на ядро | 256 КБ на ядро | 80 МБ на чип | 2,4–4,4 ГГц | OLGA Organic DCM | 2012 г. |
| МОЩНОСТЬ8 |  | Питание ISA 2.07 | 64 бит | 6 12 | 22 морских миль | ?? 4,2 млрд | 362 мм 2 649 мм 2 | 32 КБ I 64 КБ D на ядро | 512 КБ на ядро | 48 МБ 96 МБ на чип | 2,75–4,2 ГГц | ОЛЬГА DCM OLGA SCM | 2014 г. |
| POWER8 с NVLink | Питание ISA 2.07 | 64 бит | 12 | 22 морских миль | 4,2 млрд | 659 мм 2 | 32 КБ I 64 КБ D на ядро | 512 КБ на ядро | 48 МБ 96 МБ на чип | 3,26 ГГц | ОЛЬГА СКМ | 2016 г. | |
| МОЩНОСТЬ9 SU | Мощность ISA 3.0 | 64 бит | 12 24 | 14 морских миль | 8 млрд | 32 КБ I 64 КБ D на ядро | 512 КБ на ядро | 120 МБ на чип | ~ 4 ГГц | 2017 г. | |||
| Мощность10 |  | Питание ISA 3.1 | 64 бит | 15 30 | 7 нм | 18 млрд | 602 мм 2 | 48 КБ I 32 КБ D на ядро | 2 МБ на ядро | 120 МБ на чип | От 3,5 до 4 ГГц | ОЛЬГА СКМ ОЛЬГА DCM | 2021 г. |
| Имя | Изображение | ЭТО | Биты | Ядра | Fab | Транзисторы | Размер умирают | L1 | L2 | L3 | Часы | Упаковка | Введено |
