Войти
Контроллер памяти - это цифровая схема, которая управляет потоком данных, поступающих в основную память компьютера и из нее. Контроллер памяти может быть отдельной микросхемой или интегрирован в другую микросхему, например, размещаться на том же кристалле или являться неотъемлемой частью микропроцессора ; в последнем случае его обычно называют интегрированным контроллером памяти ( IMC). Контроллер памяти иногда также называют контроллером микросхемы памяти ( MCC) или блоком контроллера памяти ( MCU).
Распространенной формой контроллера памяти является блок управления памятью (MMU), который во многих операционных системах, таких как Unix, реализует виртуальную адресацию.
Большинство современных микропроцессоров настольных ПК или рабочих станций используют встроенный контроллер памяти (IMC), включая микропроцессоры Intel, AMD и микропроцессоры, построенные на архитектуре ARM.
До K8 (около 2003 г.) микропроцессоры AMD имели контроллер памяти, встроенный в северный мост материнской платы. В K8 и более поздних версиях AMD использовала встроенный контроллер памяти. Точно так же до Nehalem (около 2008 г.) микропроцессоры Intel использовали контроллеры памяти, встроенные в северный мост материнской платы. Nehalem и позже перешли на интегрированный контроллер памяти.
Другие примеры микропроцессоров, которые используют интегрированный контроллер памяти включает IBM «s POWER5 и Sun Microsystems » ы UltraSPARC T1.
Хотя интегрированный контроллер памяти может повысить производительность системы, например, за счет уменьшения задержки памяти, он привязывает микропроцессор к определенному типу (или типам) памяти, вызывая перепроектирование для поддержки новых технологий памяти. Когда была представлена DDR2 SDRAM, AMD выпустила новые процессоры Athlon 64. Эти новые модели с контроллером DDR2 используют другой физический разъем (известный как Socket AM2 ), поэтому они подходят только для материнских плат, предназначенных для нового типа оперативной памяти. Когда контроллер памяти не установлен на кристалле, тот же ЦП может быть установлен на новой материнской плате с обновленным северным мостом.
Некоторые микропроцессоры 1990-х годов, такие как DEC Alpha 21066 и HP PA-7300LC, имели встроенные контроллеры памяти; однако это было реализовано не для повышения производительности, а для снижения стоимости систем за счет устранения необходимости во внешнем контроллере памяти.
В некоторых процессорах контроллеры памяти предназначены для использования в качестве выделенных внешних компонентов, не входящих в набор микросхем. Примером может служить IBM POWER8, в котором используются внешние микросхемы Centaur, которые монтируются на модули DIMM и действуют как буферы памяти, микросхемы кеш- памяти L4 и как фактические контроллеры памяти. Первая версия чипа Centaur использовала память DDR3, но позже была выпущена обновленная версия, которая может использовать DDR4.
Контроллеры памяти содержат логику, необходимую для чтения и записи в DRAM, а также для «обновления» DRAM. Без постоянных обновлений DRAM потеряет записанные в нее данные, поскольку конденсаторы теряют свой заряд в течение доли секунды (не более 64 миллисекунд в соответствии со стандартами JEDEC ).
Чтение и запись в DRAM выполняется путем выбора адресов данных строк и столбцов DRAM в качестве входов в схему мультиплексора, где демультиплексор в DRAM использует преобразованные входы для выбора правильного места в памяти и возврата данных, которые затем передается обратно через мультиплексор для консолидации данных с целью уменьшения ширины шины, необходимой для работы.
Ширина шины - это количество параллельных линий, доступных для связи с ячейкой памяти. Ширина шины контроллеров памяти варьируется от 8-битной в более ранних системах до 512-битной в более сложных системах и видеокартах (обычно реализовано в виде четырех 64-битных контроллеров памяти, работающих одновременно, хотя некоторые из них предназначены для работы в "групповом режиме" "где два 64-битных контроллера памяти могут использоваться для доступа к 128-битному устройству памяти).
Некоторые контроллеры памяти, такие как интегрированный в процессоры PowerQUICC II, включают оборудование для обнаружения и исправления ошибок.
Несколько экспериментальных контроллеров памяти (в основном ориентированных на рынок серверов, где защита данных требуется по закону) содержат второй уровень трансляции адресов в дополнение к первому уровню трансляции адресов, выполняемой блоком управления памятью ЦП.
Контроллеры памяти, интегрированные в некоторые процессоры Intel Core, также обеспечивают скремблирование памяти как функцию, которая превращает пользовательские данные, записанные в основную память, в псевдослучайные шаблоны.
Скремблирование памяти (в теории криптографии) должно предотвращать криминалистический и обратный инженерный анализ на основе остаточных данных DRAM, эффективно делая неэффективными различные типы атак холодной загрузки. В нынешней практике этого добиться не удалось.
Однако скремблирование памяти было разработано только для решения электрических проблем, связанных с DRAM. Стандарты скремблирования памяти конца 2010-х годов не устраняют и не предотвращают проблемы или проблемы с безопасностью. Стандарты скремблирования памяти 2010-х годов не являются криптографически безопасными, не обязательно имеют открытый исходный код или открыты для публичного пересмотра или анализа.
У ASUS и Intel есть свои стандарты скремблирования памяти. В настоящее время материнские платы ASUS позволяют пользователю выбирать, какие стандарты скремблирования памяти использовать [ASUS или Intel] или полностью отключить эту функцию.
Контроллеры памяти с двойной скоростью передачи данных (DDR) используются для управления памятью DDR SDRAM, где данные передаются как по нарастающему, так и по спадающему фронту тактовой частоты системной памяти. Контроллеры памяти DDR значительно сложнее по сравнению с контроллерами с одной скоростью передачи данных, но они позволяют передавать вдвое больше данных без увеличения тактовой частоты ячейки памяти или ширины шины.
Контроллеры многоканальной памяти - это контроллеры памяти, в которых устройства DRAM разделены на несколько разных шин, чтобы контроллер (ы) памяти мог обращаться к ним параллельно. Это увеличивает теоретическую ширину полосы пропускания шины в несколько раз. Хотя канал для каждой ячейки DRAM был бы идеальным решением, добавить больше каналов очень сложно из-за количества проводов, емкости линии и необходимости, чтобы линии параллельного доступа имели одинаковую длину.
Системы с полностью буферизованной памятью размещают буферное устройство памяти на каждом модуле памяти (называемом FB-DIMM, когда используется полностью буферизованная RAM), которые, в отличие от традиционных устройств контроллера памяти, используют последовательный канал передачи данных к контроллеру памяти вместо параллельного канала, используемого в предыдущие конструкции RAM. Это уменьшает количество проводов, необходимых для размещения устройств памяти на материнской плате (что позволяет использовать меньшее количество слоев, что означает, что на одной плате можно разместить больше устройств памяти) за счет увеличения задержки (времени необходимо для доступа к ячейке памяти). Это увеличение связано со временем, необходимым для преобразования параллельной информации, считанной из ячейки DRAM, в последовательный формат, используемый контроллером FB-DIMM, и обратно в параллельную форму в контроллере памяти на материнской плате.
Теоретически буферное устройство памяти FB-DIMM может быть построено для доступа к любым ячейкам DRAM, что позволяет использовать независимый от ячеек памяти дизайн контроллера памяти, но это не было продемонстрировано, поскольку технология находится в зачаточном состоянии.
Многие устройства флэш-памяти, такие как карты памяти USB, содержат контроллер флэш-памяти на кристалле. Доступ к флеш-памяти по своей природе медленнее, чем к ОЗУ, и она часто становится непригодной для использования после нескольких миллионов циклов записи, что обычно делает ее непригодной для приложений с ОЗУ.
