Двойная скорость передачи данных

редактировать
A сравнение между двойной скоростью передачи данных и четырехкратной скоростью передачи данных

В вычислениях компьютерная шина работает с двойной скоростью передачи данных (DDR ) передает данные как по переднему, так и по заднему фронту тактового сигнала . Это также известно как с двойной накачкой, с двойной накачкой и с двойным переходом . Термин режим переключения используется в контексте флэш-памяти NAND.

Содержание
  • 1 Обзор
  • 2 Соотношение полосы пропускания и частоты
  • 3 См. Также
  • 4 Ссылки
Обзор

Самый простой способ спроектировать тактируемую электронную схему - заставить ее выполнять одну передачу за полный цикл (подъем и спад) тактового сигнала . Однако для этого требуется, чтобы тактовый сигнал изменялся дважды за передачу, в то время как линии данных изменялись не более одного раза за передачу. При работе в широкой полосе пропускания ограничения целостности сигнала ограничивают тактовую частоту . При использовании обоих фронтов тактового сигнала сигналы данных работают с одной и той же предельной частотой, тем самым удваивая скорость передачи данных.

Этот метод использовался для шин микропроцессора на передней панели, Ultra-3 SCSI, графической памяти (шина AGP, PCIe и GDDR ), основная памятьRDRAM, и DDR1 - DDR4 ) и шина HyperTransport на процессорах AMD Athlon 64. В последнее время он используется для других систем с высокими требованиями к скорости передачи данных - например, для вывода аналого-цифровых преобразователей (АЦП).

DDR не следует использовать путают с двухканальным, в котором каждый канал памяти обращается к двум модулям RAM одновременно. Эти две технологии независимы друг от друга, и многие материнские платы используют обе, благодаря использованию памяти DDR в двухканальной конфигурации.

Альтернативой двойной или четверной прокачке является создание ссылки самосинхронизирующейся. Эта тактика была избрана InfiniBand и PCI Express.

Соотношение полосы пропускания и частоты

Описание полосы пропускания шины с двойной накачкой может сбивать с толку. Каждый фронт тактовой частоты называется долей, с двумя долями (одна оптимальная и одна слабая ) за цикл. Технически герц - это единица циклов в секунду, но многие люди ссылаются на количество передач в секунду. При осторожном использовании обычно говорится о «500 МГц, удвоенная скорость передачи данных» или «1000 MT / s », но многие небрежно ссылаются на «шину 1000 МГц», даже если ни один сигнал не проходит быстрее 500 МГц.

DDR SDRAM популяризировал метод определения пропускной способности шины в мегабайтах в секунду, произведении скорости передачи и ширины шины в байтах. DDR SDRAM, работающая с тактовой частотой 100 МГц, называется DDR-200 (после ее скорости передачи данных 200 МТ / с), а 64-битный (8-байтовый) DIMM, работающий с этой скоростью передачи данных, называется PC-1600, после его пиковой (теоретической) пропускной способности 1600 МБ / с. Аналогичным образом, скорость передачи данных 1,6 ГТ / с DDR3-1600 называется PC3-12800.

Некоторые примеры популярных обозначений модулей DDR:

НазванияТактовая частота памятиТактовая частота шины ввода-выводаСкорость передачи Теоретическая полоса пропускания
DDR-200, PC-1600100 МГц100 МГц200 МТ / с1,6 ГБ / с
DDR-400, PC-3200200 МГц200 МГц400 МТ / с3,2 ГБ / с
DDR2-800, PC2-6400200 МГц400 МГц800 МТ / с6,4 ГБ / с
DDR3-1600, PC3-12800200 МГц800 МГц1600 МТ / с12,8 ГБ / с
DDR4-2400, PC4-19200300 МГц1200 МГц2400 МТ / с19,2 ГБ / с
DDR4-3200, PC4-25600400 МГц1600 МГц3200 МТ / с25,6 ГБ / с
DDR5-4800, PC5-38400300 МГц2400 МГц4800 МТ / с38,4 ГБ / с
DDR5-6400, PC5-51200400 МГц3200 МГц6400 МТ / с51,2 ГБ / с

DDR SDRAM использует двойную скорость передачи данных сигнализацию только на линиях данных. Адресные и управляющие сигналы по-прежнему отправляются в DRAM один раз за тактовый цикл (точнее, по нарастающему фронту тактового сигнала), а параметры синхронизации, такие как задержка CAS, указываются в тактовых циклах. Некоторые менее распространенные интерфейсы DRAM, в частности LPDDR2, GDDR5 и XDR DRAM, отправляют команды и адреса с удвоенной скоростью передачи данных. DDR5 использует две 7-битные шины команд / адреса с удвоенной скоростью передачи данных для каждого модуля DIMM, где зарегистрированный чип драйвера тактовой частоты преобразуется в 14-битную шину SDR для каждого чипа памяти.

См. Также
Ссылки
Последняя правка сделана 2021-05-18 14:04:17
Содержание доступно по лицензии CC BY-SA 3.0 (если не указано иное).
Обратная связь: support@alphapedia.ru
Соглашение
О проекте