Периферийный компонент Interconnect Express | |
Логотип PCI Express | |
Год создания | 2003 ; 18 лет назад ( 2003) |
---|---|
Создан | |
Заменяет | |
Ширина в битах | 1 на полосу (до 16 полос) |
Кол- во устройств | 1 на каждой конечной точке каждого соединения. |
Скорость | Двойной симплекс (в каждую сторону) ; примеры в однополосной (× 1) и 16-полосной (× 16): |
Стиль | Серийный |
Интерфейс горячего подключения | Да (с ExpressCard, OCuLink, CFexpress или u.2 ) |
Внешний интерфейс | Да (с внешними кабелями OCuLink или PCI Express) |
Веб-сайт | pcisig.com |
PCI Express ( Peripheral Component Interconnect Express), официально сокращенно PCIe или PCI-e, представляет собой стандарт высокоскоростной последовательной шины расширения компьютера, предназначенный для замены старых стандартов шины PCI, PCI-X и AGP. Это общий интерфейс материнской платы для видеокарт персональных компьютеров, хост-адаптеров жестких дисков, твердотельных накопителей, аппаратных подключений Wi-Fi и Ethernet. PCIe имеет множество улучшений по сравнению со старыми стандартами, включая более высокую максимальную пропускную способность системной шины, меньшее количество контактов ввода-вывода и меньшую физическую площадь, лучшее масштабирование производительности для шинных устройств, более подробный механизм обнаружения ошибок и отчетов (Advanced Error Reporting, AER), и встроенная функция горячей замены. Более поздние версии стандарта PCIe обеспечивают аппаратную поддержку виртуализации ввода-вывода.
Определяемый количеством полос (количество линий одновременной отправки и приема данных, как на магистрали, которая имеет трафик в обоих направлениях), электрический интерфейс PCI Express также используется во множестве других стандартов, в первую очередь в карте расширения для портативных компьютеров. интерфейс ExpressCard и интерфейсы памяти компьютера SATA Express, U.2 (SFF-8639) и M.2.
Спецификации формата поддерживаются и разрабатываются PCI-SIG (PCI Special Interest Group ), группой из более чем 900 компаний, которые также поддерживают стандартные спецификации PCI.
По идее, шина PCI Express представляет собой высокоскоростную последовательную замену старой шины PCI / PCI-X. Одно из ключевых отличий шины PCI Express от более старой шины PCI - это топология шины; PCI использует архитектуру общей параллельной шины, в которой хост PCI и все устройства совместно используют общий набор адресов, данных и линий управления. Напротив, PCI Express основан на топологии « точка-точка» с отдельными последовательными каналами, соединяющими каждое устройство с корневым комплексом (хостом). Из-за топологии общей шины доступ к старой шине PCI является арбитражным (в случае нескольких мастеров) и ограничивается одним мастером за раз в одном направлении. Более того, старая схема синхронизации PCI ограничивает тактовую частоту шины самым медленным периферийным устройством на шине (независимо от устройств, участвующих в транзакции шины). Напротив, шина PCI Express поддерживает полнодуплексную связь между любыми двумя конечными точками без присущих ограничений на одновременный доступ через несколько конечных точек.
Что касается протокола шины, связь PCI Express инкапсулируется в пакеты. Работа по пакетированию и распаковке данных и трафика сообщений о состоянии выполняется на уровне транзакций порта PCI Express (описывается ниже). Радикальные различия в электрических сигналах и протоколе шины требуют использования другого механического форм-фактора и разъемов расширения (и, следовательно, новых материнских плат и новых плат адаптеров); Слоты PCI и слоты PCI Express не взаимозаменяемы. На программном уровне PCI Express сохраняет обратную совместимость с PCI; Устаревшее системное программное обеспечение PCI может обнаруживать и настраивать новые устройства PCI Express без явной поддержки стандарта PCI Express, хотя новые функции PCI Express недоступны.
Канал PCI Express между двумя устройствами может иметь размер от одной до 16 полос. В многополосном канале пакетные данные распределяются по полосам, а пиковая пропускная способность зависит от общей ширины канала. Количество полос автоматически согласовывается во время инициализации устройства и может быть ограничено любой конечной точкой. Например, однополосная карта PCI Express (× 1) может быть вставлена в многополосный слот (× 4, × 8 и т. Д.), И цикл инициализации автоматически согласовывает максимальное количество взаимно поддерживаемых дорожек. Канал может динамически понижать свою конфигурацию для использования меньшего количества полос, обеспечивая отказоустойчивость в случае наличия плохих или ненадежных полос. Стандарт PCI Express определяет ширину канала × 1, × 2, × 4, × 8 и × 16. Каналы до PCIe 5.0, × 12 и × 32 включительно также были определены, но никогда не использовались. Это позволяет шине PCI Express обслуживать как экономичные приложения, в которых не требуется высокая пропускная способность, так и приложения, критичные к производительности, такие как трехмерная графика, сети ( 10 Gigabit Ethernet или многопортовый Gigabit Ethernet ) и корпоративное хранилище ( SAS или Fibre Channel ).. Слоты и разъемы определены только для подмножества этих значений ширины, при этом для ширины канала связи между ними используется следующий больший физический размер слота.
Для сравнения: устройство PCI-X (133 МГц, 64 бита) и устройство PCI Express 1.0, использующее четыре полосы (× 4), имеют примерно одинаковую пиковую скорость передачи данных в одном направлении, равную 1064 МБ / с. Шина PCI Express может работать лучше, чем шина PCI-X, в случаях, когда несколько устройств передают данные одновременно, или если связь с периферийным устройством PCI Express является двунаправленной.
Устройства PCI Express обмениваются данными через логическое соединение, называемое межсоединением или каналом. Линия - это канал связи точка-точка между двумя портами PCI Express, позволяющий им отправлять и получать обычные запросы PCI (конфигурация, ввод-вывод или чтение / запись памяти) и прерывания ( INTx, MSI или MSI-X ).. На физическом уровне ссылка состоит из одной или нескольких полос. Низкоскоростные периферийные устройства (например, карта Wi-Fi 802.11 ) используют однополосное соединение (× 1), в то время как графический адаптер обычно использует гораздо более широкое и, следовательно, более быстрое соединение с 16 полосами (× 16).
Дорожка состоит из двух пар дифференциальной сигнализации, одна пара предназначена для приема данных, а другая - для передачи. Таким образом, каждая полоса состоит из четырех проводов или сигнальных дорожек. Концептуально каждая полоса используется как полнодуплексный поток байтов, транспортируя пакеты данных в восьмибитном «байтовом» формате одновременно в обоих направлениях между конечными точками ссылки. Физические каналы PCI Express могут содержать 1, 4, 8 или 16 полос. Счетчики дорожек записываются с префиксом «×» (например, «× 8» представляет карту или слот с восемью дорожками), при этом × 16 является самым большим обычно используемым размером. Размеры дорожек также обозначаются терминами «ширина» или «через», например, прорезь с восемью полосами движения может быть указана как «на 8» или как «на 8 полос шириной».
Размеры механических карт см. Ниже.
Архитектура связанной последовательной шины была выбрана вместо традиционной параллельной шины из-за присущих ей ограничений, включая полудуплексный режим, избыточное количество сигналов и по своей сути более низкую полосу пропускания из-за временного сдвига. Синхронизация возникает из-за того, что отдельные электрические сигналы в параллельном интерфейсе проходят через проводники разной длины, на потенциально разных слоях печатной платы (PCB) и, возможно, с разными скоростями сигнала. Несмотря на то, что сигналы передаются одновременно как одно слово, сигналы на параллельном интерфейсе имеют разную продолжительность прохождения и достигают места назначения в разное время. Когда период тактовой частоты интерфейса короче, чем наибольшая разница во времени между поступлениями сигнала, восстановление переданного слова становится невозможным. Поскольку временной сдвиг по параллельной шине может составлять несколько наносекунд, результирующее ограничение полосы пропускания находится в диапазоне сотен мегагерц.
Сильно упрощенные топологии традиционного общего (параллельного) интерфейса PCI и последовательного двухточечного интерфейса PCIeПоследовательный интерфейс не демонстрирует временного сдвига, потому что существует только один дифференциальный сигнал в каждом направлении в каждой полосе, и нет внешнего синхросигнала, поскольку информация синхронизации встроена в сам последовательный сигнал. Таким образом, типичные ограничения полосы пропускания для последовательных сигналов находятся в диапазоне нескольких гигагерц. PCI Express является одним из примеров общей тенденции к замене параллельных шин последовательными межсоединениями; другие примеры включают Serial ATA (SATA), USB, Serial Attached SCSI (SAS), FireWire (IEEE 1394) и RapidIO. В цифровом видео обычно используются DVI, HDMI и DisplayPort.
Многоканальный последовательный дизайн увеличивает гибкость за счет возможности выделять меньше полос для более медленных устройств.
Карта PCI Express помещается в слот своего физического размера или больше (с размером × 16 как самый большой используемый), но может не поместиться в меньший слот PCI Express; например, карта × 16 может не поместиться в слот × 4 или × 8. В некоторых слотах используются разъемы с открытым концом, чтобы разрешить физически более длинные карты и согласовать наилучшее доступное электрическое и логическое соединение.
Число дорожек, фактически подключенных к слоту, также может быть меньше числа, поддерживаемого физическим размером слота. Примером является слот × 16, который работает на × 4, который принимает любую карту × 1, × 2, × 4, × 8 или × 16, но обеспечивает только четыре полосы. Его спецификация может читаться как «× 16 (режим × 4)», в то время как обозначение «× механический @ × электрический» («× 16 @ × 4») также является общепринятым. Преимущество состоит в том, что в такие слоты можно установить большее количество карт PCI Express, не требуя аппаратного обеспечения материнской платы для поддержки полной скорости передачи данных. Стандартные механические размеры: × 1, × 4, × 8 и × 16. Карты с другим количеством полос должны использовать следующий больший механический размер (т. Е. Карта × 2 использует размер × 4, а карта × 12 использует размер × 16).
Сами карты разработаны и изготовлены в различных размерах. Например, твердотельные накопители (SSD), которые поставляются в виде карт PCI Express, часто используют HHHL (половинную высоту, половинную длину) и FHHL (полную высоту, половинную длину) для описания физических размеров карты.
Тип карты PCI | Габаритные размеры высота × длина, не более | |
---|---|---|
(мм) | (в) | |
Полная длина | 111,15 × 312,00 | 4,376 × 12,283 |
Половина длины | 111,15 × 167,65 | 4,376 × 06,600 |
Низкопрофильный / тонкий | 068,90 × 167,65 | 2,731 × 06,600 |
Современные (с 2012 года) игровые видеокарты обычно превышают высоту и толщину, указанные в стандарте PCI Express, из-за необходимости в более мощных и более тихих охлаждающих вентиляторах, поскольку игровые видеокарты часто выделяют сотни ватт тепла. Корпуса современных компьютеров часто шире, чтобы вместить эти более высокие карты, но не всегда. Поскольку полноразмерные карты (312 мм) встречаются редко, современные корпуса иногда не подходят для них. Толщина этих карт также обычно занимает пространство 2 слотов PCIe. Фактически, даже методика измерения карт варьируется от производителя к разным производителям: некоторые из них включают в себя размер металлического кронштейна, а другие - нет.
Например, карта Sapphire 2020 года имеет высоту 135 мм (без металлического кронштейна), что превышает стандартную высоту PCIe на 28 мм. Другая карта от XFX имеет толщину 55 мм (т.е. 2,7 слота PCI при 20,32 мм), занимая 3 слота PCIe. Видеокарта Asus GeForce RTX 3080 STRIX GAMING OC 10 ГБ представляет собой двухслотовую карту, размер которой составляет 318,5 мм × 140,1 мм × 57,8 мм, что превышает максимальную длину, высоту и толщину PCI Express соответственно.
В следующей таблице указаны проводники с каждой стороны краевого разъема карты PCI Express. Сторона пайки печатной платы (PCB) - это сторона A, а сторона компонента - сторона B. Контакты PRSNT1 # и PRSNT2 # должны быть немного короче остальных, чтобы карта с горячей заменой была вставлена полностью. Вывод WAKE # использует полное напряжение, чтобы вывести компьютер из спящего режима, но его необходимо подтянуть к высокому уровню из режима ожидания, чтобы указать, что карта поддерживает пробуждение.
Штырь | Сторона B | Сторона А | Описание | Штырь | Сторона B | Сторона А | Описание | |
---|---|---|---|---|---|---|---|---|
01 | +12 В | PRSNT1 # | Должен подключаться к самому дальнему контакту PRSNT2 # | 50 | HSOp (8) | Зарезервированный | Дорожка 8 передает данные, + и - | |
02 | +12 В | +12 В | Контакты главного питания | 51 | HSOn (8) | Земля | ||
03 | +12 В | +12 В | 52 | Земля | HSIp (8) | Дорожка 8 принимает данные, + и - | ||
04 | Земля | Земля | 53 | Земля | HSIn (8) | |||
05 | SMCLK | TCK | Контакты портов SMBus и JTAG | 54 | HSOp (9) | Земля | Дорожка 9 передает данные, + и - | |
06 | SMDAT | TDI | 55 | HSOn (9) | Земля | |||
07 | Земля | TDO | 56 | Земля | HSIp (9) | Дорожка 9 принимает данные, + и - | ||
08 | +3,3 В | ТМС | 57 | Земля | HSIn (9) | |||
09 | TRST № | +3,3 В | 58 | HSOp (10) | Земля | Дорожка 10 передает данные, + и - | ||
10 | +3,3 В доп. | +3,3 В | Резервная мощность | 59 | HSOn (10) | Земля | ||
11 | БУДИТЬ# | PERST # | Повторная активация ссылки; фундаментальный сброс | 60 | Земля | HSIp (10) | Дорожка 10 принимает данные, + и - | |
Ключевой вырез | 61 | Земля | HSIn (10) | |||||
12 | CLKREQ # | Земля | Сигнал запроса часов | 62 | HSOp (11) | Земля | Дорожка 11 передает данные, + и - | |
13 | Земля | REFCLK + | Дифференциальная пара опорных тактовых импульсов | 63 | HSOn (11) | Земля | ||
14 | HSOp (0) | REFCLK− | Дорожка 0 передает данные, + и - | 64 | Земля | HSIp (11) | Дорожка 11 получает данные, + и - | |
15 | HSOn (0) | Земля | 65 | Земля | HSIn (11) | |||
16 | Земля | HSIp (0) | Дорожка 0 принимает данные, + и - | 66 | HSOp (12) | Земля | Дорожка 12 передает данные, + и - | |
17 | PRSNT2 # | HSIn (0) | 67 | HSOn (12) | Земля | |||
18 | Земля | Земля | 68 | Земля | HSIp (12) | Дорожка 12 принимает данные, + и - | ||
Карты PCI Express × 1 заканчиваются на выводе 18 | 69 | Земля | HSIn (12) | |||||
19 | HSOp (1) | Зарезервированный | Дорожка 1 передает данные, + и - | 70 | HSOp (13) | Земля | Дорожка 13 передает данные, + и - | |
20 | HSOn (1) | Земля | 71 | HSOn (13) | Земля | |||
21 год | Земля | HSIp (1) | Дорожка 1 принимает данные, + и - | 72 | Земля | HSIp (13) | Дорожка 13 принимает данные, + и - | |
22 | Земля | HSIn (1) | 73 | Земля | HSIn (13) | |||
23 | HSOp (2) | Земля | Дорожка 2 передает данные, + и - | 74 | HSOp (14) | Земля | Дорожка 14 передает данные, + и - | |
24 | HSOn (2) | Земля | 75 | HSOn (14) | Земля | |||
25 | Земля | HSIp (2) | Дорожка 2 принимает данные, + и - | 76 | Земля | HSIp (14) | Дорожка 14 принимает данные, + и - | |
26 год | Земля | HSIn (2) | 77 | Земля | HSIn (14) | |||
27 | HSOp (3) | Земля | Дорожка 3 передает данные, + и - | 78 | HSOp (15) | Земля | Дорожка 15 передает данные, + и - | |
28 год | HSOn (3) | Земля | 79 | HSOn (15) | Земля | |||
29 | Земля | HSIp (3) | Дорожка 3 принимает данные, + и - | 80 | Земля | HSIp (15) | Дорожка 15 принимает данные, + и - | |
30 | PWRBRK # | HSIn (3) | 81 год | PRSNT2 # | HSIn (15) | |||
31 год | PRSNT2 # | Земля | 82 | Зарезервированный | Земля | |||
32 | Земля | Зарезервированный | ||||||
Карты PCI Express × 4 заканчиваются на контакте 32 | ||||||||
33 | HSOp (4) | Зарезервированный | Дорожка 4 передает данные, + и - | |||||
34 | HSOn (4) | Земля | ||||||
35 год | Земля | HSIp (4) | Дорожка 4 принимает данные, + и - | |||||
36 | Земля | HSIn (4) | ||||||
37 | HSOp (5) | Земля | Дорожка 5 передает данные, + и - | |||||
38 | HSOn (5) | Земля | ||||||
39 | Земля | HSIp (5) | Дорожка 5 принимает данные, + и - | |||||
40 | Земля | HSIn (5) | ||||||
41 год | HSOp (6) | Земля | Дорожка 6 передает данные, + и - | |||||
42 | HSOn (6) | Земля | ||||||
43 год | Земля | HSIp (6) | Дорожка 6 принимает данные, + и - | Легенда | ||||
44 | Земля | HSIn (6) | Контакт заземления | Опорное напряжение нулевого напряжения | ||||
45 | HSOp (7) | Земля | Дорожка 7 передает данные, + и - | Контакт питания | Подает питание на карту PCIe | |||
46 | HSOn (7) | Земля | Пин-код от карты к хосту | Сигнал с карты на материнскую плату | ||||
47 | Земля | HSIp (7) | Дорожка 7 принимает данные, + и - | ПИН-код от хоста к карте | Сигнал с материнской платы на карту | |||
48 | PRSNT2 # | HSIn (7) | Открытый сток | Может быть опущен или обнаружен несколькими картами | ||||
49 | Земля | Земля | Смысловой штифт | Связанные вместе на карточке | ||||
Карты PCI Express × 8 заканчиваются на выводе 49 | Зарезервированный | В настоящее время не используется, не подключайтесь |
Все карты PCI Express могут потреблять до 3 А при+3,3 В (9,9 Вт ). Количество +12 В и общая мощность, которую они могут потреблять, зависят от типа карты:
Дополнительные разъемы добавляют 75 Вт (6-контактный) или 150 Вт (8-контактный) мощности +12 В, что в сумме дает до 300 Вт ( 2 × 75 Вт + 1 × 150 Вт).
Некоторые карты используют два 8-контактных разъема, но это еще не стандартизовано по состоянию на 2018 год, поэтому такие карты не должны иметь официального логотипа PCI Express. Эта конфигурация обеспечивает общую мощность 375 Вт ( 1 × 75 Вт + 2 × 150 Вт) и, вероятно, будет стандартизирована PCI-SIG со стандартом PCI Express 4.0. 8-контактный разъем PCI Express можно спутать с разъемом EPS12V, который в основном используется для питания SMP и многоядерных систем. Разъемы питания представляют собой варианты разъемов серии Molex Mini-Fit Jr.
Булавки | Гнездо / гнездо на кабеле PS | Заглушка папа / под прямым углом на печатной плате |
---|---|---|
6-контактный | 45559-0002 | 45558-0003 |
8-контактный | 45587-0004 | 45586-0005, 45586-0006 |
6-контактный разъем питания (75 Вт) | 8-контактный разъем питания (150 Вт) | Схема контактов 6-контактного разъема питания Схема контактов 8-контактного разъема питания | |||
---|---|---|---|---|---|
Штырь | Описание | Штырь | Описание | ||
1 | +12 В | 1 | +12 В | ||
2 | Не подключен (обычно тоже +12 В) | 2 | +12 В | ||
3 | +12 В | 3 | +12 В | ||
4 | Sense1 (8-контактный подключен) | ||||
4 | Земля | 5 | Земля | ||
5 | Смысл | 6 | Sense0 (6-контактный или 8-контактный подключены) | ||
6 | Земля | 7 | Земля | ||
8 | Земля |
Мини-карта PCI Express (также известная как Mini PCI Express, Mini PCIe, Mini PCI-E, mPCIe и PEM), основанная на PCI Express, является заменой форм-фактора Mini PCI. Он разработан PCI-SIG. Хост-устройство поддерживает подключение как PCI Express, так и USB 2.0, и каждая карта может использовать любой стандарт. Большинство портативных компьютеров, построенных после 2005 года, используют PCI Express для карт расширения; однако с 2015 года многие поставщики переходят на использование для этой цели нового форм-фактора M.2.
Из-за различных размеров мини-карты PCI Express физически не совместимы со стандартными полноразмерными слотами PCI Express; однако существуют пассивные адаптеры, позволяющие использовать их в полноразмерных слотах.
Размеры мини-карт PCI Express составляют 30 мм × 50,95 мм (ширина × длина) для полной мини-карты. Имеется 52-контактный краевой разъем, состоящий из двух расположенных в шахматном порядке рядов с шагом 0,8 мм. В каждом ряду восемь контактов, зазор, эквивалентный четырем контактам, а затем еще 18 контактов. Платы имеют толщину 1,0 мм без учета компонентов. Также указывается «половина мини-карты» (иногда сокращенно HMC), имеющая примерно половину физической длины, равной 26,8 мм.
Крайние разъемы PCI Express Mini Card обеспечивают несколько соединений и шин:
Несмотря на общий форм-фактор Mini PCI Express, слот mSATA не обязательно электрически совместим с Mini PCI Express. По этой причине только некоторые ноутбуки совместимы с дисками mSATA. Большинство совместимых систем основаны на архитектуре процессора Intel Sandy Bridge с использованием платформы Huron River. Такие ноутбуки, как Lenovo ThinkPad серий T, W и X, выпущенные в марте – апреле 2011 года, поддерживают карту mSATA SSD в слоте для карты WWAN. ThinkPad Edge E220s / E420s и Lenovo IdeaPad Y460 / Y560 / Y570 / Y580 также поддерживают mSATA. Напротив, серия L среди прочих может поддерживать только карты M.2, использующие стандарт PCIe в слоте WWAN.
Некоторые ноутбуки (особенно Asus Eee PC, Apple MacBook Air и Dell mini9 и mini10) используют вариант карты PCI Express Mini Card в качестве SSD. Этот вариант использует зарезервированные и несколько незарезервированных контактов для реализации сквозной передачи интерфейсов SATA и IDE, сохраняя неповрежденными только USB, линии заземления и иногда базовую шину PCIe × 1. Это делает флеш-накопители и твердотельные накопители miniPCIe, продаваемые для нетбуков, в значительной степени несовместимыми с настоящими реализациями PCI Express Mini.
Кроме того, длина типичного SSD Asus miniPCIe составляет 71 мм, поэтому модель Dell 51 мм часто (неправильно) называют половинной длиной. Настоящий твердотельный накопитель Mini PCIe размером 51 мм был анонсирован в 2009 году с двумя сложенными друг на друга слоями печатной платы, обеспечивающими большую емкость хранилища. Заявленный дизайн сохраняет интерфейс PCIe, что делает его совместимым со стандартным слотом mini PCIe. Ни один рабочий продукт еще не разработан.
У Intel есть множество системных плат для настольных ПК со слотом для мини-карты PCIe × 1, которые обычно не поддерживают SSD mSATA. Список системных плат для настольных ПК, которые изначально поддерживают mSATA в слоте мини-карты PCIe × 1 (как правило, с мультиплексированием с портом SATA), представлен на сайте поддержки Intel.
M.2 заменяет стандарт mSATA и Mini PCIe. Интерфейсы компьютерной шины, обеспечиваемые через разъем M.2, - это PCI Express 3.0 (до четырех полос), Serial ATA 3.0 и USB 3.0 (по одному логическому порту для каждого из двух последних). Выбор поддерживаемых интерфейсов зависит от производителя хоста или устройства M.2 в зависимости от желаемого уровня поддержки хоста и типа устройства.
Спецификации внешних кабелей PCI Express (также известных как External PCI Express, Cabled PCI Express или ePCIe) были опубликованы PCI-SIG в феврале 2007 года.
Стандартные кабели и разъемы были определены для линий связи × 1, × 4, × 8 и × 16 со скоростью передачи 250 МБ / с на полосу. PCI-SIG также ожидает, что норма достигнет 500 МБ / с, как в PCI Express 2.0. Примером использования Cabled PCI Express является металлический корпус, содержащий несколько слотов PCIe и схему адаптера PCIe-to-ePCIe. Это устройство было бы невозможно, если бы не спецификация ePCIe.
OCuLink (стоя для «оптических медной линии связи», поскольку медь является химическим символом для меди ) является расширением для «кабельной версии PCI Express», действуя в качестве конкурента версии 3 интерфейса Thunderbolt. Версия 1.0 OCuLink, выпущенная в октябре 2015 года, поддерживает до PCIe 3.0 × 4 полосы (8 ГТ / с, 3,9 ГБ / с) по медному кабелю; оптоволоконная версия может появиться в будущем.
OCuLink в последней версии (OCuLink-2) имеет скорость до 16 ГБ / с, а максимальная пропускная способность полноскоростного кабеля Thunderbolt 4 составляет 5 ГБ / с. Некоторые поставщики могут проектировать свои соединительные устройства таким образом, чтобы они могли поддерживать PCI Express 5.0 следующего поколения, работающую со скоростью 4 ГБ / с на каждую полосу, для обеспечения будущих проверок и минимизации затрат на разработку в течение следующих нескольких лет. Первоначально PCI-SIG предполагал внедрить OCuLink в ноутбуки для подключения мощных внешних графических процессоров. Это оказалось редкостью. Вместо этого OCuLink стал популярным для соединений PCIe на серверах.
Многие другие форм-факторы используют или могут использовать PCIe. Это включает:
Разъем слота PCIe также может поддерживать протоколы, отличные от PCIe. Некоторые наборы микросхем Intel серии 9xx поддерживают Serial Digital Video Out, запатентованную технологию, которая использует слот для передачи видеосигналов от встроенной графики центрального процессора вместо PCIe с помощью поддерживаемой надстройки.
Протокол уровня транзакций PCIe может также использоваться для некоторых других межсоединений, которые электрически не являются PCIe:
В то время как в начале развития, PCIe первоначально упоминается как HSI (для High Speed Interconnect), и претерпел изменения имени для 3GIO (для 3 - го поколения I / O), прежде чем окончательно остановиться на его PCI-SIG имени PCI Express. Техническая рабочая группа под названием Arapaho Work Group (AWG) разработала стандарт. В первоначальных черновиках AWG состояла только из инженеров Intel; впоследствии AWG расширилась, включив в нее партнеров по отрасли.
С тех пор PCIe претерпел несколько больших и меньших изменений, улучшающих производительность и другие функции.
Версия | привносится наведенной | Код строки | Скорость передачи | Пропускная способность | ||||
---|---|---|---|---|---|---|---|---|
× 1 | × 2 | × 4 | × 8 | × 16 | ||||
1.0 | 2003 г. | 8b / 10b | 2,5 ГТ / с | 0,250 ГБ / с | 0,500 ГБ / с | 1.000 ГБ / с | 2.000 ГБ / с | 4.000 ГБ / с |
2.0 | 2007 г. | 8b / 10b | 5,0 ГТ / с | 0,500 ГБ / с | 1.000 ГБ / с | 2.000 ГБ / с | 4.000 ГБ / с | 8.000 ГБ / с |
3.0 | 2010 г. | 128b / 130b | 8,0 ГТ / с | 0,985 ГБ / с | 1,969 ГБ / с | 3,938 ГБ / с | 07,877 ГБ / с | 15,754 ГБ / с |
4.0 | 2017 г. | 128b / 130b | 16,0 ГТ / с | 1,969 ГБ / с | 3,938 ГБ / с | 07,877 ГБ / с | 15,754 ГБ / с | 031,508 ГБ / с |
5.0 | 2019 г. | 128b / 130b | 32,0 ГТ / с | 3,938 ГБ / с | 07,877 ГБ / с | 15,754 ГБ / с | 31,508 ГБ / с | 63,015 ГБ / с |
6.0 (планируется) | 2021 г. | PAM-4 + 256B FLIT + FEC | 64.0 GT / с 32,0 G Bd | 8.000 ГБ / с | 16,000 ГБ / с | 32000 ГБ / с | 64000 ГБ / с | 128000 ГБ / с |
В 2003 году PCI-SIG представила PCIe 1.0a со скоростью передачи данных 250 МБ / с и скоростью передачи 2,5 гигатрансфера в секунду (GT / s).
Скорость передачи выражается в передачах в секунду, а не в битах в секунду, поскольку количество передач включает служебные биты, которые не обеспечивают дополнительной пропускной способности; PCIe 1.x использует схему кодирования 8b / 10b, что приводит к 20% (= 2/10) накладным расходам на исходную полосу пропускания канала. Таким образом, в терминологии PCIe скорость передачи относится к закодированной битовой скорости: 2,5 ГТ / с - это 2,5 Гбит / с по закодированному последовательному каналу. Это соответствует 2,0 Гбит / с предварительно кодированных данных или 250 МБ / с, что называется пропускной способностью в PCIe.
В 2005 году PCI-SIG представила PCIe 1.1. Эта обновленная спецификация включает пояснения и несколько улучшений, но полностью совместима с PCI Express 1.0a. Скорость передачи данных не изменилась.
PCI-SIG объявила о доступности спецификации PCI Express Base 2.0 15 января 2007 года. Стандарт PCIe 2.0 удваивает скорость передачи данных по сравнению с PCIe 1.0 до 5 ГТ / с, а пропускная способность на полосу увеличивается с 250 МБ / с до 500 МБ. / с. Следовательно, 16-полосный разъем PCIe (× 16) может поддерживать совокупную пропускную способность до 8 ГБ / с.
Слоты материнской платы PCIe 2.0 полностью обратно совместимы с картами PCIe v1.x. Карты PCIe 2.0 также обычно обратно совместимы с материнскими платами PCIe 1.x, используя доступную пропускную способность PCI Express 1.1. В целом, графические карты или материнские платы, разработанные для версии 2.0, работают, а остальные - для версии 1.1 или 1.0a.
PCI-SIG также сообщил, что в PCIe 2.0 улучшены протокол передачи данных точка-точка и его программная архитектура.
Первым чипсетом Intel с поддержкой PCIe 2.0 был X38, и с 21 октября 2007 года платы начали поставляться от различных поставщиков ( Abit, Asus, Gigabyte ). AMD начала поддерживать PCIe 2.0 с помощью своих наборов микросхем AMD 700, а nVidia начала с MCP72. Все предыдущие наборы микросхем Intel, включая набор микросхем Intel P35, поддерживали PCIe 1.1 или 1.0a.
Как и 1.x, в PCIe 2.0 используется схема кодирования 8b / 10b, поэтому максимальная эффективная скорость передачи данных на каждую полосу составляет 4 Гбит / с. скорость передачи от его исходной скорости передачи данных 5 ГТ / с.
PCI Express 2.1 (со спецификацией от 4 марта 2009 г.) поддерживает большую часть систем управления, поддержки и устранения неполадок, которые запланированы для полной реализации в PCI Express 3.0. Однако скорость такая же, как у PCI Express 2.0. Увеличение мощности от слота нарушает обратную совместимость между картами PCI Express 2.1 и некоторыми старыми материнскими платами с 1.0 / 1.0a, но большинство материнских плат с разъемами PCI Express 1.1 поставляются с обновлением BIOS их производителями через служебные программы для поддержки обратной совместимости карт. с PCIe 2.1.
Версия 3.0 базовой спецификации PCI Express 3.0 была выпущена в ноябре 2010 года после нескольких задержек. В августе 2007 года PCI-SIG объявил, что PCI Express 3.0 будет нести скорость передачи данных 8 гигатрансферов в секунду (GT / s), и что он будет обратно совместим с существующими реализациями PCI Express. Тогда же было объявлено, что окончательная спецификация PCI Express 3.0 будет отложена до второго квартала 2010 года. Новые функции спецификации PCI Express 3.0 включают ряд оптимизаций для улучшенной передачи сигналов и целостности данных, включая выравнивание передатчика и приемника, ФАПЧ. улучшения, восстановление данных часов и улучшения каналов для поддерживаемых в настоящее время топологий.
После шестимесячного технического анализа возможности масштабирования пропускной способности межсоединения PCI Express, анализ PCI-SIG показал, что 8 гигатрансферов в секунду могут быть произведены с использованием обычных кремниевых технологий и могут быть развернуты с существующими недорогими материалами и инфраструктурой. при сохранении полной совместимости (с незначительным влиянием) со стеком протоколов PCI Express.
PCI Express 3.0 обновляет схему кодирования до 128b / 130b по сравнению с предыдущей кодировкой 8b / 10b, уменьшая накладные расходы на полосу пропускания с 20% от PCI Express 2.0 примерно до 1,54% (= 2/130). Скорость передачи данных 8 ГТ / с PCI Express 3.0 эффективно обеспечивает 985 МБ / с на полосу, что почти вдвое увеличивает пропускную способность полосы пропускания по сравнению с PCI Express 2.0.
18 ноября 2010 года PCI Special Interest Group официально опубликовала окончательную версию спецификации PCI Express 3.0 для своих членов для создания устройств на основе этой новой версии PCI Express.
В сентябре 2013 года было объявлено о выпуске спецификации PCI Express 3.1 в конце 2013 или начале 2014 года, объединяющей различные улучшения опубликованной спецификации PCI Express 3.0 в трех областях: управление питанием, производительность и функциональность. Он был выпущен в ноябре 2014 года.
29 ноября 2011 года PCI-SIG предварительно анонсировала PCI Express 4.0, обеспечивающую скорость передачи данных 16 ГТ / с, что удваивает пропускную способность, обеспечиваемую PCI Express 3.0, при сохранении обратной и прямой совместимости как в программной поддержке, так и в используемом механическом интерфейсе. Спецификации PCI Express 4.0 также включают OCuLink-2, альтернативу Thunderbolt. OCuLink версии 2 имеет скорость до 16 Гбит / с (всего 8 ГБ / с для 4 полос), а максимальная пропускная способность канала Thunderbolt 3 составляет 5 ГБ / с.
В августе 2016 года Synopsys представила тестовую машину под управлением PCIe 4.0 на форуме разработчиков Intel. Их интеллектуальная собственность была лицензирована для нескольких фирм, планирующих представить свои чипы и продукты в конце 2016 года.
PCI-SIG официально объявила о выпуске окончательной спецификации PCI Express 4.0 8 июня 2017 года. Спецификация включает улучшения в гибкости, масштабируемости и пониженном энергопотреблении.
Mellanox Technologies анонсировала первый сетевой адаптер 100 Гбит / с с PCIe 4.0 15 июня 2016 года и первый сетевой адаптер 200 Гбит / с с PCIe 4.0 10 ноября 2016 года.
IBM анонсировала первый процессор с поддержкой PCIe 4.0, POWER9, 5 декабря 2017 года в рамках анонса системы AC922.
NETINT Technologies представила первый твердотельный накопитель NVMe на базе PCIe 4.0 17 июля 2018 года, в преддверии саммита Flash Memory Summit 2018.
9 января 2019 года AMD объявила о своих будущих процессорах на базе Zen 2 и чипсете X570, которые будут поддерживать PCIe 4.0. AMD надеялась включить частичную поддержку старых наборов микросхем, но нестабильность, вызванная следами материнской платы, не соответствующими спецификациям PCIe 4.0, сделала это невозможным.
Intel выпустила свои первые мобильные процессоры с поддержкой PCI Express 4.0 в середине 2020 года как часть микроархитектуры Tiger Lake.
В июне 2017 года PCI-SIG анонсировала предварительную спецификацию PCI Express 5.0. Ожидалось, что пропускная способность увеличится до 32 Гбайт / с, что составит 63 ГБ / с в каждом направлении в 16-полосной конфигурации. Ожидается, что проект спецификации будет стандартизирован в 2019 году. Первоначально 25,0 ГТ / с также рассматривалось с точки зрения технической осуществимости.
7 июня 2017 года на PCI-SIG DevCon компания Synopsys записала первую демонстрацию PCI Express 5.0 со скоростью 32 Гбит / с.
31 мая 2018 года PLDA объявила о доступности своего IP-адреса контроллера XpressRICH5 PCIe 5.0 на основе черновика 0.7 спецификации PCIe 5.0 в тот же день.
10 декабря 2018 года PCI SIG представила своим членам версию 0.9 спецификации PCIe 5.0, а 17 января 2019 года PCI SIG объявила, что версия 0.9 ратифицирована, а выпуск версии 1.0 запланирован на первый квартал 2019 года.
29 мая 2019 года PCI-SIG официально объявила о выпуске окончательной спецификации PCI-Express 5.0.
20 ноября 2019 года компания Jiangsu Huacun представила первый контроллер PCIe 5.0 HC9001, изготовленный по 12-нм техпроцессу. Производство запущено в 2020 году.
18 июня 2019 года PCI-SIG объявила о разработке спецификации PCI Express 6.0. Ожидается, что полоса пропускания увеличится до 64 ГТ / с, что составит 126 ГБ / с в каждом направлении в 16-полосной конфигурации с целевой датой выпуска 2021 года. В новом стандарте используется 4-уровневая амплитудно - импульсная модуляция (PAM-4). с прямым исправлением ошибок (FEC) с малой задержкой вместо модуляции без возврата к нулю (NRZ). В отличие от предыдущих версий PCI Express, прямое исправление ошибок используется для повышения целостности данных, а PAM-4 используется в качестве линейного кода, так что за одну передачу передаются два бита. При скорости передачи данных 64 ГТ / с (необработанная скорость передачи данных) возможна скорость до 252 ГБ / с в конфигурации × 16.
24 февраля 2020 года была выпущена спецификация PCI Express 6.0 версии 0.5 («первый черновик» со всеми определенными архитектурными аспектами и требованиями).
5 ноября 2020 года была выпущена спецификация PCI Express 6.0 версии 0.7 («полный проект» с электрическими спецификациями, подтвержденными с помощью тестовых микросхем).
6 октября 2021 года была выпущена спецификация версии 0.9 PCI Express 6.0 («окончательный проект»).
Некоторые поставщики предлагают продукты с интерфейсом PCIe по оптоволокну, но они обычно находят применение только в определенных случаях, когда прозрачное мостовое соединение PCIe предпочтительнее использования более распространенного стандарта (например, InfiniBand или Ethernet ), для поддержки которого может потребоваться дополнительное программное обеспечение; текущие реализации ориентированы на расстояние, а не на необработанную полосу пропускания, и обычно не реализуют полную ссылку × 16.
Thunderbolt был совместно разработан Intel и Apple как универсальный высокоскоростной интерфейс, сочетающий логический канал PCIe с DisplayPort, и изначально задумывался как полностью оптоволоконный интерфейс, но из-за ранних трудностей с созданием удобного для потребителя оптоволоконного межсоединения почти все реализации - медные системы. Заметное исключение, Sony VAIO Z VPC-Z2, использует нестандартный порт USB с оптическим компонентом для подключения к внешнему адаптеру дисплея PCIe. Apple была основным двигателем внедрения Thunderbolt в течение 2011 года, хотя несколько других поставщиков объявили о новых продуктах и системах с поддержкой Thunderbolt. Thunderbolt 3 составляет основустандарта USB4.
Mobile PCIe спецификация (сокращенно M-PCIe) позволяет PCI Express архитектуру, чтобы работать над MIPI Alliance «s M-PHY технологии физического уровня. Mobile PCIe, основанный на уже широко распространенном внедрении M-PHY и его конструкции с низким энергопотреблением, позволяет мобильным устройствам использовать PCI Express.
В спецификации PCI-SIG есть 5 основных выпусков / контрольных точек:
Исторически сложилось так, что первые пользователи новой спецификации PCIe обычно начинают проектирование с черновика 0.5, поскольку они могут уверенно строить логику своего приложения на основе нового определения полосы пропускания и часто даже начинают разработку для любых новых функций протокола. Однако на этапе Draft 0.5 все еще существует большая вероятность изменений в фактической реализации уровня протокола PCIe, поэтому разработчики, ответственные за внутреннюю разработку этих блоков, могут быть более нерешительными, чтобы начать работу, чем те, кто использует IP интерфейса из внешних источников.
Канал PCIe построен на основе выделенных однонаправленных пар последовательных (1-битных) двухточечных соединений, известных как полосы. Это резко контрастирует с более ранним соединением PCI, которое представляет собой систему на основе шины, в которой все устройства используют одну и ту же двунаправленную, 32-битную или 64-битную параллельную шину.
PCI Express представляет собой многоуровневый протокол, состоящий из слоя транзакций, на канальном уровне, и на физическом уровне. Уровень канала передачи данных разделен на подуровень управления доступом к среде передачи (MAC). Физический уровень подразделяется на логический и электрический подуровни. Физический логический подуровень содержит подуровень физического кодирования (PCS). Термины заимствованы из модели сетевого протокола IEEE 802.
Переулки | Булавки | Длина | ||
---|---|---|---|---|
Общий | Переменная | Общий | Переменная | |
0× 1 | 2 × 18 = 036 | 2 × 07 = 014 | 25 мм | 07,65 мм |
0× 4 | 2 × 32 = 064 | 2 × 21 = 042 | 39 мм | 21,65 мм |
0× 8 | 2 × 49 = 098 | 2 × 38 = 076 | 56 мм | 38.65 мм |
× 16 | 2 × 82 = 164 | 2 × 71 = 142 | 89 мм | 71.65 мм |
Спецификация физического уровня PCIe ( PHY, PCIEPHY, PCI Express PHY или PCIe PHY) разделена на два подуровня, соответствующих электрическим и логическим спецификациям. Логический подуровень иногда дополнительно делится на подуровень MAC и PCS, хотя это разделение формально не является частью спецификации PCIe. Спецификация, опубликованная Intel, PHY-интерфейс для PCI Express (PIPE), определяет функциональное разделение MAC / PCS и интерфейс между этими двумя подуровнями. Спецификация PIPE также определяет уровень подключения физических носителей (PMA), который включает сериализатор / десериализатор (SerDes) и другие аналоговые схемы; однако, поскольку реализации SerDes сильно различаются между поставщиками ASIC, PIPE не определяет интерфейс между PCS и PMA.
На электрическом уровне каждая полоса состоит из двух однонаправленных дифференциальных пар, работающих на скорости 2,5, 5, 8 или 16 Гбит / с, в зависимости от согласованных возможностей. Передача и прием - это отдельные дифференциальные пары, всего четыре провода данных на полосу.
Соединение между любыми двумя устройствами PCIe называется каналом и создается из набора из одной или нескольких полос. Все устройства должны минимально поддерживать однополосное (× 1) соединение. Устройства могут дополнительно поддерживать более широкие каналы, состоящие из 2, 4, 8 или 16 полос. Это обеспечивает очень хорошую совместимость двумя способами:
В обоих случаях PCIe согласовывает максимальное количество взаимно поддерживаемых полос. Многие графические карты, материнские платы и версии BIOS проверены на поддержку подключения × 1, × 4, × 8 и × 16 в одном и том же соединении.
Ширина разъема PCIe составляет 8,8 мм, высота - 11,25 мм, а длина может изменяться. Фиксированная секция соединителя имеет длину 11,65 мм и содержит два ряда по 11 контактов в каждом (всего 22 контакта), а длина другой секции может изменяться в зависимости от количества полос. Расстояние между контактами составляет 1 мм, а толщина платы, входящей в разъем, составляет 1,6 мм.
PCIe отправляет все управляющие сообщения, включая прерывания, по тем же каналам, которые используются для данных. Последовательный протокол никогда не может быть заблокирован, поэтому задержка по-прежнему сравнима с обычным PCI, который имеет выделенные линии прерывания. Если принять во внимание проблему совместного использования прерываний на основе пинов IRQ и тот факт, что прерывания с сигнализацией сообщений (MSI) могут обходить APIC ввода-вывода и доставляться напрямую в ЦП, производительность MSI в конечном итоге становится значительно лучше.
Данные, передаваемые по многополосным каналам, чередуются, что означает, что каждый последующий байт отправляется по последовательным дорожкам. Спецификация PCIe называет это чередование чередованием данных. Требуя значительной аппаратной сложности для синхронизации (или выравнивания ) входящих чередующихся данных, чередование может значительно уменьшить задержку n- го байта в ссылке. Несмотря на то, что полосы не синхронизированы плотно, существует ограничение на перекос между полосами в 20/8/6 нс для 2,5 / 5/8 ГТ / с, поэтому аппаратные буферы могут повторно выровнять чередующиеся данные. Из-за требований к заполнению чередование может не обязательно уменьшать задержку небольших пакетов данных в канале.
Как и в других протоколах последовательной передачи с высокой скоростью передачи данных, часы встроены в сигнал. На физическом уровне PCI Express 2.0 использует схему кодирования 8b / 10b (линейный код), чтобы гарантировать, что строки последовательных одинаковых цифр (нулей или единиц) ограничены по длине. Это кодирование использовалось для предотвращения потери приемником того, где находятся края битов. В этой схеме кодирования каждые восемь (некодированных) битов полезной нагрузки данных заменяются 10 (закодированными) битами передаваемых данных, вызывая 20% служебных данных в электрической полосе пропускания. Чтобы улучшить доступную пропускную способность, PCI Express версии 3.0 вместо этого использует кодировку 128b / 130b (накладные расходы 0,0154%). Линейное кодирование ограничивает длину серии строк с одинаковыми цифрами в потоках данных и обеспечивает синхронизацию приемника с передатчиком за счет восстановления тактовой частоты.
Желаемый баланс (и, следовательно, спектральная плотность ) битов 0 и 1 в потоке данных достигается с помощью операции XOR известного двоичного полинома как « скремблера » потока данных в топологии обратной связи. Поскольку полином скремблирования известен, данные можно восстановить, применив XOR во второй раз. И этапы скремблирования, и дескремблирования выполняются аппаратно.
Уровень канала данных выполняет три жизненно важные услуги для экспресс-канала PCIe:
На передающей стороне уровень канала данных генерирует возрастающий порядковый номер для каждой исходящей TLP. Он служит уникальным идентификационным тегом для каждого передаваемого TLP и вставляется в заголовок исходящего TLP. 32-битный код проверки циклическим избыточным кодом (известный в этом контексте как Link CRC или LCRC) также добавляется в конец каждого исходящего TLP.
На стороне приема LCRC и порядковый номер полученного TLP проверяются на канальном уровне. Если проверка LCRC завершается неудачно (что указывает на ошибку данных), или порядковый номер выходит за пределы диапазона (непоследовательный от последнего действительного полученного TLP), то неправильный TLP, а также любые TLP, полученные после неправильного TLP, считаются недействительными и отбрасываются. Получатель отправляет сообщение отрицательного подтверждения (NAK) с порядковым номером недопустимого TLP, запрашивая повторную передачу всех TLP, предшествующих этому порядковому номеру. Если полученный TLP проходит проверку LCRC и имеет правильный порядковый номер, он считается действительным. Получатель ссылки увеличивает порядковый номер (который отслеживает последний полученный хороший TLP) и пересылает действительный TLP на уровень транзакции получателя. На удаленный передатчик отправляется сообщение ACK, указывающее, что TLP был успешно получен (и, соответственно, все TLP с прошлыми порядковыми номерами).
Если передатчик принимает сообщение NAK или подтверждение (NAK или ACK) не получено до истечения периода тайм-аута, передатчик должен повторно передать все TLP, для которых отсутствует положительное подтверждение (ACK). За исключением постоянной неисправности устройства или среды передачи, канальный уровень обеспечивает надежное соединение с уровнем транзакций, поскольку протокол передачи обеспечивает доставку TLP по ненадежной среде.
В дополнение к отправке и получению TLP, генерируемых уровнем транзакций, уровень канала данных также генерирует и потребляет пакеты уровня канала данных (DLLP). Сигналы ACK и NAK передаются через DLLP, как и некоторые сообщения управления мощностью и кредитная информация управления потоком (от имени уровня транзакции).
На практике количество неподтвержденных TLP в полете на канале ограничено двумя факторами: размером буфера воспроизведения передатчика (который должен хранить копии всех переданных TLP до тех пор, пока удаленный приемник не подтвердит их подтверждение), и управлением потоком. кредиты, выданные получателем передатчику. PCI Express требует, чтобы все получатели выдавали минимальное количество кредитов, чтобы гарантировать, что канал позволяет отправлять TLP PCIConfig и TLP сообщений.
PCI Express реализует разделенные транзакции (транзакции с запросом и ответом, разделенными по времени), позволяя каналу передавать другой трафик, в то время как целевое устройство собирает данные для ответа.
PCI Express использует управление потоком на основе кредита. В этой схеме устройство объявляет начальную сумму кредита для каждого полученного буфера на своем уровне транзакции. Устройство на противоположном конце ссылки при отправке транзакций на это устройство подсчитывает количество кредитов, которые каждый TLP потребляет со своей учетной записи. Отправляющее устройство может передавать TLP только в том случае, если при этом количество использованных кредитов не превышает его кредитный лимит. Когда принимающее устройство завершает обработку TLP из своего буфера, оно сигнализирует о возврате кредитов отправляющему устройству, что увеличивает кредитный лимит на восстановленную сумму. Счетчики кредитов представляют собой модульные счетчики, и для сравнения израсходованных кредитов с лимитом кредита требуется модульная арифметика. Преимущество этой схемы (по сравнению с другими методами, такими как состояния ожидания или протоколы передачи на основе рукопожатия) заключается в том, что задержка возврата кредита не влияет на производительность при условии, что предел кредита не встречается. Это предположение обычно выполняется, если каждое устройство спроектировано с соответствующими размерами буфера.
PCIe 1.x часто указывается для поддержки скорости передачи данных 250 МБ / с в каждом направлении на полосу. Этот показатель рассчитан исходя из физической скорости передачи сигналов (2,5 гигабод ), деленной на служебные данные кодирования (10 бит на байт). Это означает, что карта PCIe с шестнадцатью полосами (× 16) теоретически способна обеспечить скорость передачи данных 16 × 250 МБ / с = 4 ГБ / с в каждом направлении. Хотя это верно с точки зрения байтов данных, более значимые вычисления основаны на используемой скорости полезной нагрузки данных, которая зависит от профиля трафика, который является функцией высокоуровневого (программного) приложения и промежуточных уровней протокола.
Как и другие системы последовательного соединения с высокой скоростью передачи данных, PCIe имеет протокол и накладные расходы на обработку из-за дополнительной устойчивости передачи (CRC и подтверждения). Длительная непрерывная однонаправленная передача (например, типичная для высокопроизводительных контроллеров хранения) может достигатьgt; 95% от скорости необработанных (полосных) данных PCIe. Эти передачи также больше всего выигрывают от увеличения количества полос (× 2, × 4 и т. Д.). Но в более типичных приложениях (таких как контроллер USB или Ethernet ) профиль трафика характеризуется как короткие пакеты данных с частыми принудительными подтверждениями. Этот тип трафика снижает эффективность канала из-за накладных расходов из-за синтаксического анализа пакетов и принудительных прерываний (либо в интерфейсе хоста устройства, либо в процессоре ПК). Будучи протоколом для устройств, подключенных к одной печатной плате, он не требует такой же терпимости к ошибкам передачи, как протокол для связи на большие расстояния, и, таким образом, эта потеря эффективности не является специфической для PCIe.
Что касается любых «сетевых» каналов связи, некоторая «сырая» пропускная способность потребляется служебными данными протокола:
Линия PCIe 1.x, например, предлагает скорость передачи данных поверх физического уровня 250 МБ / с (симплекс). Это не пропускная способность полезной нагрузки, а пропускная способность физического уровня - полоса PCIe должна нести дополнительную информацию для полной функциональности.
Слой | PHY | Уровень канала передачи данных | Сделка | Уровень канала передачи данных | PHY | ||
---|---|---|---|---|---|---|---|
Данные | Начинать | Последовательность | Заголовок | Полезная нагрузка | ECRC | LCRC | Конец |
Размер (байты) | 1 | 2 | 12 или 16 | От 0 до 4096 | 4 (необязательно) | 4 | 1 |
В этом случае накладные расходы Gen2 составляют 20, 24 или 28 байтов на транзакцию.
Слой | G3 PHY | Уровень канала передачи данных | Уровень транзакции | Уровень канала передачи данных | ||
---|---|---|---|---|---|---|
Данные | Начинать | Последовательность | Заголовок | Полезная нагрузка | ECRC | LCRC |
Размер (байты) | 4 | 2 | 12 или 16 | От 0 до 4096 | 4 (необязательно) | 4 |
В этом случае накладные расходы Gen3 составляют 22, 26 или 30 байтов на транзакцию.
Для полезной нагрузки 128 байт это 86%, а для полезной нагрузки 1024 байта - 98%. Для небольших операций доступа, таких как настройки регистра (4 байта), эффективность падает до 16%.
Максимальный размер полезной нагрузки (MPS) устанавливается для всех устройств на основе наименьшего максимума на любом устройстве в цепочке. Если одно устройство имеет MPS равное 128 байтам, все устройства дерева должны установить свой MPS равным 128 байтам. В этом случае шина будет иметь пиковую эффективность при записи 86%.
PCI Express работает в потребительских, серверных и промышленных приложениях в качестве межсоединения на уровне материнской платы (для связи периферийных устройств, установленных на материнской плате), пассивного межсоединения объединительной платы и интерфейса платы расширения для дополнительных плат.
Практически на всех современных (по состоянию на 2012 год) ПК, от потребительских ноутбуков и настольных компьютеров до корпоративных серверов данных, шина PCIe служит основным межсоединением на уровне материнской платы, соединяя хост-систему-процессор как со встроенными периферийными устройствами (ИС для поверхностного монтажа), так и с дополнительные периферийные устройства (карты расширения). В большинстве этих систем шина PCIe сосуществует с одной или несколькими устаревшими шинами PCI для обеспечения обратной совместимости с большим количеством устаревших периферийных устройств PCI.
С 2013 года PCI Express заменил AGP в качестве интерфейса по умолчанию для видеокарт в новых системах. Почти все модели видеокарт, выпущенные с 2010 года компаниями AMD (ATI) и Nvidia, используют PCI Express. Nvidia использует передачу данных с высокой пропускной способностью PCIe для своей технологии Scalable Link Interface (SLI), которая позволяет нескольким видеокартам с одним и тем же набором микросхем и номером модели работать в тандеме, что позволяет повысить производительность. AMD также разработала систему с несколькими графическими процессорами на базе PCIe под названием CrossFire. AMD, Nvidia и Intel выпустили наборы микросхем для материнских плат, которые поддерживают до четырех слотов PCIe × 16, что позволяет использовать конфигурации карт с тремя и четырьмя GPU.
Теоретически внешний PCIe может дать ноутбуку графическую мощность настольного компьютера, подключив ноутбук к любой настольной видеокарте PCIe (заключенной в собственный внешний корпус, с источником питания и охлаждением); это возможно с помощью интерфейса ExpressCard или Thunderbolt. Интерфейс ExpressCard обеспечивает скорость передачи данных 5 Гбит / с (пропускная способность 0,5 ГБ / с), тогда как интерфейс Thunderbolt обеспечивает скорость передачи данных до 40 Гбит / с (пропускная способность 5 ГБ / с).
В 2006 году Nvidia разработала семейство внешних графических процессоров Quadro Plex PCIe, которые можно использовать для продвинутых графических приложений для профессионального рынка. Для этих видеокарт требуется слот PCI Express x8 или x16 для карты на стороне хоста, которая подключается к Plex через VHDCI, несущий восемь линий PCIe.
В 2008 году AMD анонсировала технологию ATI XGP, основанную на собственной кабельной системе, совместимой с передачей сигналов PCIe × 8. Этот разъем имеется в ноутбуках Fujitsu Amilo и Acer Ferrari One. Вскоре после этого Fujitsu выпустила корпус AMILO GraphicBooster для XGP. Примерно в 2010 году Acer выпустила графическую док-станцию Dynavivid для XGP.
В 2010 году были представлены внешние концентраторы для карт, которые могут подключаться к ноутбуку или настольному компьютеру через слот PCI ExpressCard. Эти концентраторы могут принимать полноразмерные видеокарты. Примеры включают MSI GUS, ViDock Village Instrument, Asus XG Station, адаптер Bplus PE4H V3.2, а также более импровизированные устройства DIY. Однако такие решения ограничены размером (часто только × 1) и версией доступного слота PCIe на ноутбуке.
Интерфейс Intel Thunderbolt предоставил новую возможность подключения к карте PCIe извне. Magma выпустила ExpressBox 3T, который может вместить до трех карт PCIe (две с × 8 и одна с × 4). MSI также выпустила Thunderbolt GUS II, шасси PCIe, предназначенное для видеокарт. Другие продукты, такие как Sonnet Echo Express и mLogic's mLink, представляют собой шасси Thunderbolt PCIe в меньшем форм-факторе.
В 2017 году были представлены более полнофункциональные концентраторы внешних карт, такие как Razer Core с полноразмерным интерфейсом PCIe × 16.
Протокол PCI Express может использоваться в качестве интерфейса данных для устройств флэш-памяти, таких как карты памяти и твердотельные накопители (SSD).
Карта XQD - это формат карты памяти, использующий PCI Express, разработанный ассоциацией CompactFlash Association, со скоростью передачи до 1 ГБ / с.
Многие высокопроизводительные твердотельные накопители корпоративного класса сконструированы как платы контроллера PCI Express RAID. До стандартизации NVMe многие из этих карт использовали проприетарные интерфейсы и специальные драйверы для связи с операционной системой; у них была гораздо более высокая скорость передачи данных (более 1 ГБ / с) и IOPS (более миллиона операций ввода-вывода в секунду) по сравнению с дисками Serial ATA или SAS. Например, в 2011 году OCZ и Marvell совместно разработали собственный контроллер твердотельного накопителя PCI Express для слота PCI Express 3.0 × 16 с максимальной емкостью 12 ТБ и производительностью до 7,2 ГБ / с при последовательных передачах и до 2,52 млн. IOPS при случайных передачах.
SATA Express представлял собой интерфейс для подключения твердотельных накопителей через порты, совместимые с SATA, при необходимости предоставляя несколько линий PCI Express в качестве чистого подключения PCI Express к подключенному устройству хранения. M.2 - это спецификация для установленных внутри компьютерных плат расширения и соответствующих разъемов, которые также используют несколько линий PCI Express.
Устройства хранения PCI Express могут реализовывать как логический интерфейс AHCI для обратной совместимости, так и логический интерфейс NVM Express для гораздо более быстрых операций ввода-вывода, обеспечиваемых использованием внутреннего параллелизма, предлагаемого такими устройствами. Твердотельные накопители корпоративного класса также могут использовать SCSI поверх PCI Express.
Некоторые приложения центров обработки данных (например, большие компьютерные кластеры ) требуют использования оптоволоконных межсоединений из-за ограничений расстояния, присущих медным кабелям. Обычно для этих приложений достаточно ориентированного на сеть стандарта, такого как Ethernet или Fibre Channel, но в некоторых случаях накладные расходы, вносимые маршрутизируемыми протоколами, нежелательны, и требуется межсоединение более низкого уровня, такое как InfiniBand, RapidIO или NUMAlink. Стандарты локальной шины, такие как PCIe и HyperTransport, в принципе могут использоваться для этой цели, но с 2015 года решения доступны только от нишевых поставщиков, таких как Dolphin ICS.
Другие стандарты связи, основанные на архитектурах последовательной передачи данных с высокой пропускной способностью, включают InfiniBand, RapidIO, HyperTransport, Intel QuickPath Interconnect и интерфейс процессора для мобильных устройств (MIPI). Различия основаны на компромиссе между гибкостью и расширяемостью по сравнению с задержкой и накладными расходами. Например, для обеспечения возможности горячей замены системы, как в случае с Infiniband, но не с PCI Express, требуется, чтобы программное обеспечение отслеживало изменения топологии сети.
Другой пример - укорочение пакетов для уменьшения задержки (что требуется, если шина должна работать как интерфейс памяти). Меньшие пакеты означают, что заголовки пакетов занимают более высокий процент пакета, что снижает эффективную полосу пропускания. Примерами протоколов шины, разработанных для этой цели, являются RapidIO и HyperTransport.
PCI Express находится где-то посередине, будучи ориентированным на дизайн как системное межсоединение ( локальная шина ), а не как межсоединение устройств или маршрутизируемый сетевой протокол. Кроме того, цель его разработки - прозрачность программного обеспечения - ограничивает протокол и несколько увеличивает его задержку.
Задержки в реализации PCIe 4.0 привели к тому, что к концу 2016 года было объявлено о создании консорциума Gen-Z, CCIX и открытого интерфейса согласованного ускорительного процессора (CAPI).
11 марта 2019 года Intel представила Compute Express Link (CXL), новую шину межсоединения, основанную на инфраструктуре физического уровня PCI Express 5.0. Первыми инициаторами спецификации CXL были: Alibaba, Cisco, Dell EMC, Facebook, Google, HPE, Huawei, Intel и Microsoft.
В списке интеграторов PCI-SIG перечислены продукты, произведенные компаниями-членами PCI-SIG, которые прошли тестирование на соответствие. В список входят коммутаторы, мосты, сетевые карты, твердотельные накопители и т. Д.