PowerPC e500
редактировать
PowerPC e500 - это 32-битный микропроцессор ядро из Freescale Semiconductor. Ядро совместимо со старой спецификацией PowerPC Book E, а также с Power ISA v.2.03. Он имеет двойную задачу: семиступенчатый конвейер с FPU (начиная с версии 2 и далее), данными 32/32 KiB и кэшем инструкций L1 и 256, 512 или 1024 Кбайт переднего кэша L2. Диапазон скоростей от 533 МГц до 1,5 ГГц, а ядро имеет широкие возможности настройки и отвечает конкретным потребностям встроенных приложений с такими функциями, как многоядерный рабочий интерфейс для вспомогательного приложения блоки обработки (ВСУ).
e500 питает высокопроизводительную систему PowerQUICC III на микросхеме (SoC) сетевых процессорах, и все они имеют общую схему именования, MPC85xx. Новый QorIQ Freescale - это эволюционный шаг от PowerQUICC III, он также будет основан на ядрах e500.
Содержание
- 1 Версии
- 1.1 e500v1
- 1.2 e500v2
- 1.3 e500mc
- 2 Приложения
- 3 См. Также
- 4 Ссылки
Версии
Существует три версии ядра e500, а именно исходный e500v1, e500v2 и e500mc.
64-битное развитие ядра e500mc называется ядро e5500 и было представлено в 2010 году, а в последующем ядре e6500 добавлено многопоточность в 2012 году.
e500v1
- Поддержка расширений SPE (Signal Processing Engine). Файл целочисленного регистра расширен до 64-битной ширины. Инструкции, не относящиеся к SPE, обращаются и записывают только младшие 32 бита. Однако инструкции SIMD SPE читаются и записываются с полных 64-бит. Эти расширения перекрываются со строкой и AltiVec инструкциями.
- Поддержка SPESFP (встроенная скалярная плавающая точка одинарной точности). Это новый модуль с плавающей запятой, который отличается от классического FPU, последний из которых отсутствует в e500v1 и e500v2. SPESFP использует целочисленный регистровый файл. Он не полностью совместим с IEEE754.
e500v2
Ключевые улучшения e500v2 по сравнению с e500v1 включают:
- Увеличение физического адресного пространства с 32-битного (4 ГиБ) до 36-битного (64 ГиБ). Это изменение означает, что устройства на базе e500v2 часто используют более продвинутый пакет поддержки плат (BSP), чем устройства на базе e500v1, поскольку различные периферийные устройства были перемещены на физические адреса более 4 ГиБ.
- Добавление размеров страницы переменных 1 ГиБ и 4 ГиБ
- Добавление поддержки DPESFP (встроенная скалярная числа с плавающей запятой двойной точности). Эти инструкции, построенные на основе SPESFP, обращаются к обеим половинам 64-разрядного целочисленного регистра.
- Удвоение размера и ассоциативности массива страниц второго уровня MMU (с 256-входных двухсторонних до 512-кратных). -entry 4-way)
- Увеличение с 3 до 5 максимальных промахов в кэше невыполненных данных
- Добавление альтернативной временной базы для временных меток детализации цикла
e500mc
Freescale представила e500mc в семействе микросхем QorIQ в июне 2008 года. e500mc имеет следующие особенности:
- Power ISA v.2.06, который включает гипервизор и виртуализация функциональность для встроенных платформ.
- «Классический» модуль с плавающей запятой был восстановлен.
- SPE, SPESFP и DPESFP удалены, а файл целочисленного регистра обратно до 32 бит.
- Поддержка от двух до более 32 ядер (не обязательно одного типа ядер) на одном кристалле.
- Поддерживает структуру связи CoreNet для соединения ядер и каналов передачи данных ускорители.
- Ядра e500mc имеют частные кеши L2, но обычно совместно используют другие средства, такие как кеши L3, контроллеры памяти, ядра ускорения приложений, ввод-вывод и т. д.
Приложения
PowerQUICC
Все Устройства PowerQUICC 85xx основаны на ядрах e500v1 или e500v2, большинство из них на последних.
QorIQ
В июне 2008 года Freescale анонсировала бренд QorIQ, микропроцессоры на основе семейства ядер e500.
См. Также
Ссылки
