Войти
SSE5 (сокращение от Streaming SIMD Extensions версии 5 ) был SIMD Расширение набора команд, предложенное AMD 30 августа 2007 г. в качестве дополнения к 128-битным инструкциям SSE ядра в архитектуре AMD64.
AMD решила не внедрять SSE5, как предлагалось. В мае 2009 года AMD заменила SSE5 тремя меньшими расширениями набора команд с именами XOP, FMA4 и F16C, которые сохраняют предлагаемую функциональность SSE5, но кодируют их для лучшей совместимости с предлагаемым Intel набором инструкций AVX.
Три производных от SSE5 набора инструкций были введены в процессорном ядре Bulldozer, выпущенном в октябре 2011 года по процессу 32 нм.
Пакет расширений AMD SSE5 не включает набор инструкций Intel SSE4, что делает его конкурентом SSE4, а не преемником.
Это усложняет программное обеспечение. Рекомендуется, чтобы программа проверяла расширений набора инструкций с помощью инструкций CPUID перед вводом пути кода, который зависит от правильного функционирования этих инструкций. Для максимальной переносимости оптимизированного приложению потребуются три пути кода: базовый путь кода для совместимости со старыми процессорами (от любого производителя), отдельно оптимизированный путь кода Intel, использующий SSE4 или AVX, и отдельно оптимизированный путь кода AMD, использующий SSE5.
Из-за этого распространения тестов между процессорами Intel и AMD все больше отражают умение или качество реализации путей кода, а не силу используемой платформы.
Предлагаемый набор инструкций SSE5 состоял из 170 инструкций (включая 46 базовых инструкций), многие из которых разработаны для повышения однопоточной производительности. Некоторые инструкции SSE5 представляют собой инструкций с тремя операндами, использование которых увеличит среднее количество инструкций за цикл, достижимое с помощью кода x86. Среди выбранных новых инструкций:
AMD утверждает, что SSE5 улучшит производительность, особенно в опроизводительных вычислений (HPC), мультимедиа и компьютерной безопасности, включая 5-кратное увеличение производительности для шифрования Advanced Encryption Standard (AES) и 30% -ное увеличение производительности для дискретное косинусное Преобразование (DCT), используемое для обработки видеопотоков.
Для получения более подробной информации обратитесь к наборам команд, разделенных усил.
Спецификация SSE5 включает предложенное расширение возможностей кодирования инструкций x86, чтобы инструкциям иметь более двух операндов. В 2008 году Intel анонсировала свой запланированный набор инструкций AVX, который предлагает другой способ кодирования инструкций более чем двумя операндами. Две предложенные схемы кодирования, SSE5 и AVX, взаимно несовместимы, хотя схема AVX имеет преимущества по сравнению со схемой SSE5: самое главное, AVX имеет много места для будущих расширений, включая большие планы.
В мае 2009 года AMD опубликовала пересмотренную спецификацию планируемых будущих инструкций. Эта версия изменяет схему кодирования, чтобы сделать ее совместимой со схемой AVX, но с другим байтом префикса, чтобы избежать перекрытия между инструкциями, введенными AMD, и инструкциями, введенными Intel.
Обновленный набор инструкций больше не носит имя SSE5, которое подверглось критике за ввод в заблуждение, но большинство инструкций в новой версии функционально оригинальной исходной спецификации SSE5 - только способ кодирования инструкций отличается. Запланированные дополнения к набору инструкций AMD состоят из трех подмножеств:
Эти новые наборы команд включают поддержку будущих расширений размера с 128 бит до 256 бит. Из этих предварительных спецификаций неясно, будет ли процессор Бульдозер поддерживать 256-битные регистры (регистры YMM).
