Войти
Это список микроархитектур на основе ARM семейство наборов команд, разработанных ARM Holdings и третьими сторонами, отсортированных по версии набора команд ARM, выпуску и названию. В 2005 году ARM представила сводку по многочисленным поставщикам, которые реализуют ядра ARM в своих проектах. Кейл также представляет несколько более новую сводку поставщиков процессоров на базе ARM. ARM также предоставляет диаграмму, отображающую обзор линейки процессоров ARM с производительностью и функциональностью в сравнении с возможностями для более поздних семейств ядер ARM.
| семейством ARM | Архитектура ARM | Ядро ARM | Функция | Кэш (I / D), MMU | Типичный MIPS @ МГц | Ссылка |
|---|---|---|---|---|---|---|
| ARM1 | ARMv1 | ARM1 | Первая реализация | Нет | ||
| ARM2 | ARMv2 | ARM2 | ARMv2 добавила инструкцию MUL (умножение) | Нет | 4 MIPS при 8 МГц. 0,33 DMIPS / МГц | |
| ARMv2a | ARM250 | Интегрированный MEMC ( MMU), графический процессор и процессор ввода-вывода. ARMv2a добавила инструкции SWP и SWPB (свопинг) | Нет, MEMC1a | 7 MIPS @ 12 МГц | ||
| ARM3 | ARMv2a | ARM3 | Первый интегрированный кэш памяти | 4 KB унифицированный | 12 MIPS при 25 МГц. 0,50 DMIPS / МГц | |
| ARM6 | ARMv3 | ARM60 | ARMv3 сначала поддерживает 32-битное адресное пространство памяти (ранее 26-битное).. ARMv3M сначала добавил длинные инструкции умножения (32x32 = 64). | Нет | 10 MIPS при 12 МГц | |
| ARM600 | Как ARM60, шина кэша и сопроцессора (для блока с плавающей запятой FPA10) | 4 Унифицированный | 28 MIPS @ 33 МГц | |||
| ARM610 | Как ARM60, кэш, без шины сопроцессора | 4 KB унифицированный | 17 MIPS @ 20 МГц. 0,65 DMIPS / МГц | |||
| ARM7 | ARMv3 | ARM700 | 8 КБ унифицированный | 40 МГц | ||
| ARM710 | Как ARM700, без шины сопроцессора | 8 КБ унифицированный | 40 МГц | |||
| ARM710a | Как ARM710 | 8 КБ унифицированный | 40 МГц. 0,68 DMIPS / МГц | |||
| ARM7T | ARMv4T | ARM7TDMI (-S) | 3-этапный конвейер, Thumb, ARMv4 первым отказался от устаревшей ARM 26-разрядной адресация | Нет | 15 MIPS при 16,8 МГц. 63 DMIPS при 70 МГц | |
| ARM710T | Как ARM7TDMI, кэш | 8 КБ унифицированный, MMU | 36 MIPS при 40 МГц | |||
| ARM720T | Как ARM7TDMI, кэш | унифицированный 8 КБ, MMU с FCSE (Fast Context Switch Extension) | 60 MIPS при 59,8 МГц | |||
| ARM740T | Как и ARM7TDMI, кеш | MPU | ||||
| ARM7EJ | ARMv5TEJ | ARM7EJ-S | 5-этапный конвейер, Thumb, Jazelle DBX, улучшенные инструкции DSP | Нет | ||
| ARM8 | ARMv4 | ARM810 | 5-этапный конвейер, статическое предсказание ветвлений, память с двойной полосой пропускания | 8 КБ унифицировано, MMU | 84 MIPS при 72 МГц. 1,16 DMIPS / МГц | |
| ARM9T | ARMv4T | ARM9TDMI | 5-ступенчатый конвейер, Thumb | Нет | ||
| ARM920T | Как ARM9TDMI, кэш | 16 КБ / 16 КБ, MMU с FCSE (расширение быстрого переключения контекста) | 200 MIPS @ 180 МГц | |||
| ARM922T | Как ARM9TDMI, кеширует | 8 КБ / 8 КБ, MMU | ||||
| ARM940T | Как ARM9TDMI, кэширует | 4 КБ / 4 КБ, MPU | ||||
| ARM9E | ARMv5TE | ARM946E-S | Thumb, улучшенные инструкции DSP, кеши | Переменная, тесно связанные памяти, MPU | ||
| ARM966E-S | Thumb, улучшенные инструкции DSP | Без кеша, TCM | ||||
| ARM968E-S | Как ARM966E-S | Без кеша, TCM | ||||
| ARMv5TEJ | ARM926EJ-S | Thumb, Jazelle DBX, расширенные инструкции DSP | Переменная, TCM, MMU | 220 MIPS при 200 МГц | ||
| ARMv5TE | ARM996HS | Бесчаточный процессор, как ARM966E-S | Нет кеши, модули TCM, MPU | |||
| ARM10E | ARMv5TE | ARM1020E | 6-этапный конвейер, Thumb, расширенные инструкции DSP, (VFP) | 32 КБ / 32 КБ, MMU | ||
| ARM1022E | Как ARM1020E | 16 КБ / 16 КБ, MMU | ||||
| ARMv5TEJ | ARM1026EJ-S | Thumb, Jazelle DBX, расширенные инструкции DSP, (VFP) | Переменная, MMU или MPU | |||
| ARM11 | ARMv6 | ARM1136J (F) -S | 8 -ступенчатый конвейер, SIMD, Thumb, Jazelle DBX, (VFP), расширенные инструкции DSP, невыровненный доступ к памяти | переменная, MMU | 740 @ 532–665 МГц ( i.MX31 SoC), 400–528 МГц | |
| ARMv6T2 | ARM1156T2 (F) -S | 9-ступенчатый конвейер, SIMD, Thumb-2, ( VFP), расширенные инструкции DSP | Переменная, MPU | |||
| ARMv6Z | ARM1176JZ (F) -S | как ARM1136EJ (F) -S | Переменная, MMU + TrustZone | 965 DMIPS @ 772 МГц, до 2600 DMIPS с четырьмя процессорами | ||
| ARMv6K | ARM11MPCore | как ARM1136EJ (F) -S, 1–4-ядерный SMP | Переменная, MMU | |||
| SecurCore | ARMv6-M | SC000 | Как Cortex-M0 | 0,9 DMIPS / МГц | ||
| ARMv4T | SC100 | Как ARM7TDMI | ||||
| ARMv7-M | SC300 | Как Cortex-M3 | 1,25 DMIPS / МГц | |||
| Cortex-M | ARMv6- M | Cortex-M0 | Профиль микроконтроллера, большая часть большого пальца + немного большого пальца 2, инструкция аппаратного умножения (необязательно маленькая), дополнительный системный таймер, дополнительная память с полосой пропускания бит | Дополнительный кеш, без TCM нет MPU | 0,84 DMIPS / MHz | |
| Cortex-M0 + | Профиль микроконтроллера, большая часть Thumb + немного Thumb-2, инструкция аппаратного умножения (опционально small), дополнительный системный таймер, дополнительная память с полосой пропускания 107> | Дополнительный кэш, без TCM, дополнительный MPU с 8 областями | 0,93 DMIPS / МГц | |||
| Cortex-M1 | Профиль микроконтроллера, большая часть Thumb + немного Thumb-2, инструкция аппаратного умножения ( необязательно маленький), ОС опция добавляет указатель стека SVC / банка, дополнительный системный таймер, без памяти с полосой пропускания бит | Дополнительный кеш, 0–1024 КБ I-TCM, 0–1024 КБ D-TCM, без MPU | 136 DMIPS @ 170 МГц, (0,8 DMIPS / МГц, зависит от FPGA) | |||
| ARMv7-M | Cortex-M3 | Профиль микроконтроллера, Thumb / Thumb-2, аппаратные инструкции умножения и деления, дополнительная память с полосой пропускания бит | Дополнительный кэш, без TCM, дополнительный MPU с 8 областями | 1,25 DMIPS / МГц | ||
| ARMv7E-M | Cortex-M4 | Профиль микроконтроллера, Thumb / Thumb-2 / DSP / дополнительный VFPv4-SP одинарной точности FPU, аппаратные инструкции умножения и деления, дополнительная память с полосой пропускания бит | Дополнительный кэш, без TCM, дополнительный MPU с 8 областями | 1,25 DMIPS / МГц (1,27 с FPU) | ||
| Cortex-M7 | Профиль микроконтроллера, Thumb / Thumb-2 / DSP / дополнительный VFPv5 с одинарной и двойной точностью FPU, аппаратное умножение и деление инструкции | 0–64 КБ I-cache, 0–64 КБ D-cache, 0–16 МБ I-TCM, 0–16 МБ D-TCM (все это с опцией al ECC), дополнительный MPU с 8 или 16 областями | 2,14 DMIPS / МГц | |||
| ARMv8-M Baseline | Cortex-M23 | Профиль микроконтроллера, Thumb-1 (большинство), Thumb-2 (некоторые), Divide, TrustZone | Дополнительный кэш, без TCM, дополнительный MPU с 16 регионами | 0,99 DMIPS / МГц | ||
| ARMv8-M Mainline | Cortex-M33 | Профиль микроконтроллера, Thumb-1, Thumb-2, Saturation, DSP, Divide, FPU (SP), TrustZone, Co-processor | Дополнительный кэш, без TCM, дополнительный MPU с 16 областями | 1,50 DMIPS / МГц | ||
| Профиль микроконтроллера, Thumb-1, Thumb-2, Насыщенный, DSP, Divide, FPU (SP), TrustZone, Co-processor | Встроенный кэш (с опциями 2–16 КБ), I-кеш, без TCM, дополнительный MPU с 16 регионами | 1,50 DMIPS / МГц | ||||
| ARMv8.1-M Mainline | ||||||
| Cortex-R | ARMv7-R | Cortex -R4 | Профиль реального времени, Thumb / Thumb-2 / DSP / дополнительный VFPv3 FPU, аппаратное умножение и дополнительные инструкции деления, дополнительная проверка четности и ECC для внутренних шин / кеша / TCM, 8 этапов конвейер двухъядерный ru nning lockstep с логикой отказа | 0–64 КБ / 0–64 КБ, 0–2 из 0–8 MB TCM, опц. MPU с 8/12 областями | 1,67 DMIPS / МГц | |
| Cortex-R5 | Профиль реального времени, Thumb / Thumb-2 / DSP / дополнительный VFPv3 FPU и точность, аппаратное умножение и дополнительные инструкции деления, опциональная четность и ECC для внутренних шин / кеша / TCM, 8-ступенчатый конвейер, двухъядерный рабочий шаг блокировки с логикой сбоя / опционально как 2 независимых ядра, периферийный порт с низкой задержкой (LLPP), порт когерентности ускорителя (ACP) | 0–64 КБ / 0–64 КБ, 0–2 из 0–8 МБ TCM, опц. MPU с 12/16 областями | 1,67 DMIPS / MHz | |||
| Cortex-R7 | Профиль в реальном времени, Thumb / Thumb-2 / DSP / дополнительный VFPv3 FPU и точность, аппаратное умножение и дополнительные инструкции деления, дополнительный контроль четности и ECC для внутренних шин / кеша / TCM, 11-ступенчатый конвейер, двухъядерный, рабочий шаг блокировки с логикой сбоя / выполнение вне очереди / динамическое переименование регистров / дополнительно как 2 независимых ядра, периферийный порт с малой задержкой (LLPP), ACP | 0–64 КБ / 0–64 КБ,? 0–128 КБ TCM, опц. MPU с 16 областями | 2,50 DMIPS / МГц | |||
| Cortex-R8 | TBD | 0–64 КБ / 0–64 КБ L1, 0–1 / 0–1 МБ TCM, opt MPU с 24 областями | 2,50 DMIPS / МГц | |||
| ARMv8-R | Cortex-R52 | TBD | 0–32 КБ / 0–32 КБ L1, 0 –1 / 0–1 МБ TCM, дополнительный MPU с 24 + 24 областями | 2,16 DMIPS / МГц | ||
| TBD | 16–128 КБ / 16–64 КБ L1, 64 КБ – 1 МБ L2, 0,16–1 / 0,16–1 МБ TCM, opt MPU с 32 + 32 областями | 3,41 DMIPS / МГц | ||||
| Cortex-A. (32-бит) | ARMv7-A | Cortex-A5 | Профиль приложения, ARM / Thumb / Thumb-2 / DSP / SIMD / Дополнительно VFPv4-D16 FPU / Дополнительно NEON / Jazelle RCT и DBX, 1–4 ядра / дополнительный MPCore, блок управления отслеживанием (SCU), общий контроллер прерываний (GIC), порт когерентности ускорителя (ACP) | 4–64 КБ / 4–64 КБ L1, MMU + TrustZone | 1,57 DMIPS / МГц на ядро | |
| Cortex-A7 | Профиль приложения, ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / Jazelle RCT и DBX / Аппаратная виртуализация, выполнение по порядку, суперскаляр, 1–4 см Ядра P, MPCore, большие расширения физических адресов (LPAE), блок управления отслеживанием (SCU), универсальный контроллер прерываний (GIC), архитектура и набор функций идентичны A15, 8–10-ступенчатый конвейер, конструкция с низким энергопотреблением | 8–64 КБ / 8–64 КБ L1, 0–1 МБ L2, MMU + TrustZone | 1,9 DMIPS / МГц на ядро | |||
| Cortex-A8 | Профиль приложения, ARM / Thumb / Thumb-2 / VFPv3 FPU / NEON / Jazelle RCT и DAC, 13-ступенчатый суперскалярный конвейер | 16–32 КБ / 16–32 КБ L1, 0–1 МБ L2 опц. ECC, MMU + TrustZone | До 2000 (2,0 DMIPS / МГц при скорости от 600 МГц до более 1 ГГц ) | |||
| Cortex-A9 | Профиль приложения, ARM / Thumb / Thumb- 2 / DSP / Дополнительный VFPv3 FPU / Дополнительно NEON / Jazelle RCT и DBX, out-of-order предположительный выпуск суперскалярный, 1–4 ядра SMP, MPCore, блок управления отслеживанием (SCU), общий контроллер прерываний (GIC), порт когерентности ускорителя (ACP) | 16–64 КБ / 16–64 КБ L1, 0–8 МБ L2, опциональная четность, MMU + TrustZone | 2,5 DMIPS / МГц на ядро, 10000 DMIPS при 2 ГГц при оптимизированной производительности TSMC 40G (двухъядерный) | |||
| Cortex-A12 | Профиль приложения, ARM / Thumb- 2 / DSP / VFPv4 FPU / NEON / Аппаратная виртуализация, вне заказа спекулятивная проблема суперскаляр, 1–4 ядра SMP, большие расширения физических адресов ( LPAE), блок управления отслеживанием (SCU), общий контроллер прерываний (GIC), порт когерентности ускорителя (ACP) | 32-64 КБ | 3,0 DMIPS / МГц на ядро | |||
| Cortex- A15 | Профиль приложения, ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / целочисленное разделение / объединенный MAC / Jazelle RCT / аппаратная виртуализация, вне порядка спекулятивная проблема суперскаляр, 1–4 ядра SMP, MPCore, большие расширения физических адресов (LPAE), блок управления отслеживанием (SCU), общий контроллер прерываний (GIC), ACP, конвейер этапов 15-24 | 32 КБ с контролем четности / 32 КБ с ECC L1, 0–4 МБ L2, L2 с ECC, MMU + TrustZone | Не менее 3,5 DMIPS / МГц на ядро (до 4.01 DMIPS / МГц в зависимости от реализации) | |||
| Cortex-A17 | Профиль приложения, ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / целочисленное деление / объединенный MAC / Jazelle RCT / аппаратная виртуализация, не по порядку спекулятивная проблема суперскаляр, 1–4 ядра SMP, MPCore, большие расширения физических адресов (LPAE), блок управления отслеживанием (SCU), общий контроллер прерываний (GIC), ACP | 32 КБ L1, 256–8 МБ L2 с опциональным ECC | 2,8 DMIPS / МГц | |||
| ARMv8-A | Cortex- A32 | Профиль приложения, AArch32, 1–4 ядра SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, двойная выдача, конвейер по порядку | 8–64 КБ с опциональной четностью / 8− 64 КБ с дополнительным ECC L1 на ядро, 128 КБ – 1 МБ L2 с дополнительным общим ECC | |||
| Cortex-A. (64-разрядный) | ARMv8-A | Cortex-A34 | Профиль приложения, AArch64, 1–4 ядра SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, декодирование с 2 шириной, конвейер по порядку | 8–64 КБ с четностью / 8–64 КБ с / ECC L1 на ядро, 128 КБ – 1 МБ L2 совместно, 40-битные физические адреса | ||
| Cortex-A35 | Профиль приложения, AArch32 и AArch64, 1–4 ядра SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратное обеспечение виртуализация, декодирование с 2 шириной, конвейер по порядку | 8–64 КБ с контролем четности / 8–64 КБ с ECC L1 на ядро, 128–1 МБ общего L2, 40-разрядные физические адреса | 1,78 DMIPS / МГц | |||
| Cortex-A53 | Профиль приложения, AArch32 и AArch64, 1–4 ядра SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, Декодирование с 2 шириной, конвейер по порядку | 8–64 КБ с контролем четности / 8–64 КБ с ECC L1 на ядро, 128–2 МБ L2 совместно, 40-разрядные физические адреса | 2,3 DMIPS / МГц | |||
| Cortex-A57 | Профиль приложения, AArch32 и AArch64, 1–4 ядра SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, суперскалярное декодирование с 3 шириной, глубокий выход конвейер порядка | 48 КБ с четностью DED / 32 КБ с ECC L1 на ядро; 512 КБ – 2 МБ L2 совместно с ECC; 44-битные физические адреса | 4,1–4,5 DMIPS / МГц | |||
| Cortex-A72 | Профиль приложения, AArch32 и AArch64, 1–4 ядра SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, Суперскалярный конвейер 3 ширины, сильно неупорядоченный конвейер | 48 КБ с контролем четности DED / 32 КБ с ECC L1 на ядро; 512 КБ – 2 МБ L2 совместно с ECC; 44-битные физические адреса | 4,7 DMIPS / МГц | |||
| Cortex-A73 | Профиль приложения, AArch32 и AArch64, 1–4 ядра SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, 2- ширина суперскалярная, конвейер с сильно нарушенным порядком | 64 КБ / 32-64 КБ L1 на ядро, 256–8 МБ L2 совместно с дополнительным ECC, 44-битные физические адреса | 4.8 DMIPS / МГц | |||
| ARMv8.2-A | Cortex-A55 | Профиль приложения, AArch32 и AArch64, 1–8 ядер SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, декодирование 2-ширины, конвейер в порядке | 16–64 КБ / 16–64 КБ L1, 256 КБ L2 на ядро, 4 МБ L3 совместно используемого | |||
| Профиль приложения, AArch64, 1–8 ядер SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, суперскалярное декодирование шириной 2, проблема с 3 шириной, конвейер вне очереди, SMT | ||||||
| Как ARM Cortex-A65, добавляет двухъядерный блокировщик для приложений безопасности | 64/64 КБ L1, 256 КБ L2 на ядро, 4 МБ L3 совместно | |||||
| Cortex-A75 | Профиль приложения, AArch32 и AArch64, 1 –8 ядер SMP, TrustZone, NEON Advanced SIMD, VFPv4, аппаратная виртуализация, суперскалярное декодирование с 3 шириной, конвейер с сильно измененным порядком | 64/64 КБ L1, 512 КБ L2 на ядро, 4 МБ L3 общий | ||||
| Cortex-A76 | Профиль приложения, AArch32 (непривилегированный уровень или только EL0) и AArch64, 1–4 ядра SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, суперскаляр декодирования 4-ширины, 8 неполадки, 13 этапов конвейера, конвейер с сильно нарушенным порядком | 64/64 КБ L1, 256-512 КБ L2 на ядро, 512 КБ-4 МБ L3 совместно | ||||
| Как ARM Cortex-A76, добавляет двухъядерный блокировщик для приложений безопасности | ||||||
| Cortex-A77 | Профиль приложения, AArch32 (непривилегированный уровень или только EL0) и AArch64, 1–4 ядра SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, Суперскаляр декодирования с 4-разрядной шириной, выборка инструкций с 6-ю шириной, 12-сторонняя выдача, 13-этапный конвейер, конвейер с сильно нарушенным порядком | Кэш-память L0 1,5 КБ, L1 64/64 КБ, 256-512 КБ L2 на ядро, 512 КБ - 4 МБ L3 общий | ||||
| Cortex-A78 | ||||||
| как ARM Cortex-A78, добавляет двухъядерный блокировщик для приложений безопасности | ||||||
| Cortex-X1 | Вариант Cortex-A78 с настройкой производительности | |||||
| Neoverse | Профиль приложения, AArch32 (непривилегированный уровень или только EL0) и AArch64, 1–4 ядра SMP, TrustZone, NEON Advanced SIMD, VFPv4, аппаратная виртуализация, суперскалярное декодирование с 4-ю шириной, 8-сторонняя отправка / выдача, 13-этапный конвейер, конвейер с сильно нарушенным порядком действий | 64 / 64 КБ L1, 512-1024 КБ L2 на ядро, 2-128 МБ L3 совместно, 128 МБ кеш-памяти системного уровня | ||||
| Профиль приложения, AArch64, 1-8 ядер SMP, TrustZone, NEON advanced SIMD, VFPv4, аппаратная виртуализация, Суперскалярное декодирование шириной 2, выдача 3 ширины, конвейер 10 этапов, конвейер вне очереди, SMT | 32-64 КБ / 32-64 КБ L1, 256 КБ L2 на ядро, 4 МБ L3 совместно | |||||
| Семейство ARM | Архитектура ARM | Ядро ARM | Функция | Кэш (I / D), MMU | Типичный MIPS @ MHz | Ссылка |
Поскольку Dhrystone - это синтетический тест, разработанный в 1980-х годах, он больше не Относительно преобладающих рабочих нагрузок - используйте с осторожностью.
Эти ядра реализуют набор инструкций ARM и были разработаны независимо компаниями, получившими архитектурную лицензию ARM.
| Семейство ядер | Набор команд | Микроархитектура | Функция | Кэш (I / D), MMU | Типичный MIPS @ МГц |
|---|---|---|---|---|---|
| StrongARM. (Digital ) | ARMv4 | SA-110 | 5-этапный конвейер | 16 КБ / 16 КБ, MMU | 100– 233 МГц. 1,0 DMIPS / МГц |
| SA-1100 | производная от SA-110 | 16 КБ / 8 КБ, MMU | |||
| Фарадея. (Технология Фарадея ) | ARMv4 | FA510 | 6-ступенчатый конвейер | Кэш до 32 КБ / 32 КБ, MPU | 1,26 DMIPS / МГц. 100–200 МГц |
| FA526 | Кэш до 32 КБ / 32 КБ, MMU | 1,26 MIPS / МГц. 166–300 МГц | |||
| FA626 | 8-этапный конвейер | кэш 32 КБ / 32 КБ, MMU | 1,35 DMIPS / МГц. 500 МГц | ||
| ARMv5TE | FA606TE | 5-ступенчатый конвейер | Без кеша, без MMU | 1,22 DMIPS / МГц. 200 МГц | |
| FA626TE | 8-ступенчатый конвейер | Кэш 32 КБ / 32 КБ, MMU | 1,43 MIPS / МГц. 800 МГц | ||
| FMP626TE | 8-ступенчатый конвейер, SMP | 1,43 MIPS / МГц. 500 МГц | |||
| FA726TE | 13-этапный конвейер, двойная выдача | 2,4 DMIPS / МГц. 1000 МГц | |||
| XScale. (Intel / Marvell ) | ARMv5TE | XScale | 7-этапный конвейер, Thumb, улучшенные инструкции DSP | 32 КБ / 32 КБ, MMU | 133–400 МГц |
| Bulverde | Беспроводная связь MMX, беспроводная связь SpeedStep добавлена | 32 КБ / 32 КБ, MMU | 312– 624 МГц | ||
| Monahans | Wireless MMX2 добавлен | 32 КБ / 32 КБ L1, дополнительный кэш L2 до 512 КБ, MMU | до 1,25 ГГц | ||
| Sheeva. (Marvell) | ARMv5 | Feroceon | 5–8 этапный конвейер, одиночный выпуск | 16 КБ / 16 КБ, MMU | 600–2000 МГц |
| Jolteon | 5–8-ступенчатый конвейер, двойная выдача | 32 КБ / 32 КБ, MMU | |||
| PJ1 (Mohawk) | 5–8-этапный конвейер, одиночный выпуск, беспроводной MMX2 | 32 КБ / 32 КБ, MMU | 1,46 DMIPS / МГц. 1,06 ГГц | ||
| ARMv6 / ARMv7 -A | PJ4 | 6–9-этапный конвейер, двойная выдача, беспроводной MMX2, SMP | 32 КБ / 32 КБ, MMU | 2,41 DMIPS / МГц. 1,6 ГГц | |
| Snapdragon. (Qualcomm ) | ARMv7-A | Scorpion | 1 или 2 ядра. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv3 FPU / NEON (128-битная ширина) | 256 КБ L2 на ядро | 2,1 DMIPS / МГц на core |
| Krait | 1, 2 или 4 ядра. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON (128-битная ширина) | 4 КБ / 4 КБ L0, 16 КБ / 16 КБ L1, 512 КБ L2 на ядро | 3,3 DMIPS / МГц на ядро | ||
| ARMv8-A | Kryo | 4 ядра. | ? | До 2,2 ГГц (6,3 DMIPS / МГц) | |
| Ax. (Apple ) | ARMv7-A | Swift | 2 ядра. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON | L1: 32 КБ / 32 КБ, L2: 1 МБ | 3,5 DMIPS / МГц на ядро |
| ARMv8-A | Cyclone | 2 ядра. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64. Не по порядку, суперскаляр. | L1: 64 КБ / 64 КБ, L2: 1 МБ, L3: 4 МБ | 1,3 или 1,4 ГГц | |
| ARMv8-A | Тайфун | 2 или 3 ядра. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64 | L1: 64 КБ / 64 КБ, L2: 1 МБ или 2 МБ, L3: 4 МБ | 1,4 или 1,5 ГГц | |
| ARMv8-A | Twister | 2 ядра. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64 | L1: 64 КБ / 64 КБ, L2: 2 МБ, L3: 4 МБ или 0 МБ | 1,85 или 2,26 ГГц | |
| ARMv8.1-A | Hurricane and Zephyr | Hurricane: 2 или 3 ядра. AArch64, 6-декодирование, 6-разрядное, 9-разрядное, суперскалярное, вне очереди. Zephyr: 2 или 3 ядра. AArch64. | L1: 64 КБ / 64 КБ, L2: 3 МБ или 8 МБ, L3: 4 МБ или 0 МБ | 2,34 или 2,38 ГГц | |
| ARMv8.2-A | Муссон и Мистраль | Муссон: 2 ядра. AArch64, 7-decode,? -Issue, 11-ширина, суперскаляр, не по порядку. Mistral: 4 ядра. AArch64, вышедший из строя, суперскаляр. На основе Swift. | L1I: 128 КБ, L1D: 64 КБ, L2: 8 МБ, L3: 4 МБ | 2,39 ГГц | |
| ARMv8.3-A | Vortex и Tempest | Vortex: 2 или 4 ядра. AArch64, 7-decode,? -Issue, 11-width, суперскалярный, не по порядку. Tempest: 4 ядра. AArch64, 3-декодирующий, неупорядоченный, суперскалярный. На основе Swift. | L1: 128 КБ / 128 КБ, L2: 8 МБ, L3: 8 МБ | 2,5 ГГц | |
| ARMv8.4-A | Lightning and Thunder | Lightning: 2 ядра. AArch64, 7-decode,? -Issue, 11-width, суперскалярный, не по порядку. Thunder: 4 ядра. AArch64, вне очереди, суперскаляр. | L1: 128 КБ / 128 КБ, L2: 8 МБ, L3: 16 МБ | 2,66 ГГц | |
| X-Gene. (Applied Micro ) | ARMv8-A | X-Gene | 64-разрядный, четырехъядерный, SMP, 64 ядра | Кэш, MMU, виртуализация | 3 ГГц (4,2 DMIPS / МГц на ядро) |
| Denver. (Nvidia ) | ARMv8-A | Denver | 2 ядра. AArch64, 7-дюймовый суперскалярный, по порядку, динамическая оптимизация кода, кэш оптимизации 128 МБ,. Denver1: 28-нм, Denver2: 16-нм | 128 КБ I-cache / 64 КБ D-кэш | До 2,5 ГГц |
| Carmel. (Nvidia ) | ARMv8(tbd) | Carmel | 2 ядра. AArch64, 10-разрядный суперскаляр, по порядку, динамическая оптимизация кода, кэш оптимизации? МБ,. функциональная безопасность, двойное выполнение, четность и ECC | ? КБ I-кеш /? КБ D-cache | До? ГГц |
| ThunderX. (Cavium ) | ARMv8-A | ThunderX | 64-бит, с двумя моделями с 8–16 или 24–48 ядрами (× 2 с двумя микросхемами) | ? | до 2,2 ГГц |
| K12. (AMD ) | ARMv8-A | K12 | ? | ? | ? |
| Exynos. (Samsung ) | ARMv8-A | M1 / M2 («Мангуст») | 4 ядра. AArch64, 4-разрядный, четырехъядерный, суперскалярный, вне очереди | 64 КБ I-кеш / 32 КБ D-кэш, L2: 16-стороннее совместное использование 2 МБ | 5.1 DMIPS / МГц (2,6 ГГц) |
| ARMv8-A | M3 ("Meerkat") | 4 ядра, AArch64, 6-декодирование, 6-разрядное, 6-широкое. суперскалярный, вне очереди | 64 КБ I-кеш / 32 КБ D-кеш, L2: 8-сторонний частный 512 КБ, L3: 16-сторонний общий 4 МБ | ? | |
| ARMv8.2-A | M4 ("Cheetah") | 2 ядра, AArch64, 6-декодирование, 6-разрядное, 6-разрядное. суперскалярный, вне очереди | 64 КБ I-кеш / 32 КБ D-кеш, L2: 8-сторонний частный 512 КБ, L3: 16-сторонний общий 4 МБ | ? |
В следующей таблице перечислены ядра по годам их объявления. Ядра до ARM7 не включены в эту таблицу.
| Год | Классические ядра | ядра Cortex | ядра Neoverse | |||||||
|---|---|---|---|---|---|---|---|---|---|---|
| ARM7 | ARM8 | ARM9 | ARM10 | ARM11 | Микроконтроллер | Реальное время | Приложение. (32-битное) | Приложение. (64-битное) | Приложение. (64 -бит) | |
| 1993 | ARM700 | |||||||||
| 1994 | ARM710. ARM7DI. ARM7TDMI | |||||||||
| 1995 | ARM710a | |||||||||
| 1996 | ARM810 | |||||||||
| 1997 | ARM710T. ARM720T. ARM740T | |||||||||
| 1998 | ARM9TDMI. ARM940T | |||||||||
| 1999 | ARM9E-S. ARM966E-S | |||||||||
| 2000 | ARM920T. ARM922T. ARM946E-S | ARM1020T | ||||||||
| 2001 | ARM7TDMI-S. ARM7EJ-S | ARM9EJ-S. ARM926EJ-S | ARM1020E. ARM1022E | |||||||
| 2002 | ARM1026EJ-S | ARM1136J (F) -S | ||||||||
| 2003 | ARM968E-S | ARM1156T2 (F) -S. ARM1176JZ (F) -S | ||||||||
| 2004 | Cortex-M3 | |||||||||
| 2005 | ARM11MPCore | Cortex-A8 | ||||||||
| 2006 | ARM996HS | |||||||||
| 2007 | Cortex-M1 | Cortex-A9 | ||||||||
| 2008 | ||||||||||
| 2009 | Cortex-M0 | Cortex-A5 | ||||||||
| 2010 | Cortex-M4 (F) | Cortex-A15 | ||||||||
| 2011 | Cortex-R4. Cortex-R5. Cortex-R7 | Cortex-A7 | ||||||||
| 2012 | Cortex-M0 + | Cortex-A53. Cortex-A57 | ||||||||
| 2013 | Cortex -A12 | |||||||||
| 2014 | Cortex-M7 (F) | Cortex-A17 | ||||||||
| 2015 | Cortex-A35. Cortex-A72 | |||||||||
| 2016 | Cortex-M23. Cortex-M33 (F) | Cortex-R8. Cortex-R52 | Cortex-A32 | Cortex-A73 | ||||||
| 2017 | Cortex-A55. Cortex-A75 | |||||||||
| 2018 | Cortex-M35P (F) | Cortex-A65AE. Cortex-A76. Cortex-A76AE | ||||||||
| 2019 | Cortex-A77 | Neoverse E1. Neoverse N1 | ||||||||
| 2020 | Cortex-M55(F) | Cortex-R82 | Cortex-A78. Cortex-X1 | |||||||
Портал электроники 