ARM Cortex-A55

редактировать
ARM Cortex-A55
Общая информация
Выпущен2017
РазработанARM Holdings
Cache
L1 cache 32–128 КБ (16–64 КБ I-кеша с контролем четности, 16–64 КБ D-кеша) на ядро ​​
Кэш L264–256 KB
Кэш L3512 КБ - 4 MB
Архитектура и классификация
ПриложениеМобильное
Микроархитектура ARMv8.2-A
Физические характеристики
Ядра
  • 1–8 на кластер, несколько кластеров
Продукты, модели, варианты
Кодовые названия продуктов
  • Ananke
История
ПредшественникARM Cortex-A53

ARM Cortex-A55- это микроархитектура, реализующая ARMv8.2-A 64-битный набор команд, разработанный ARM Holdings 'Кембриджский дизайн-центр. Cortex-A55 - это двухуровневый декодер в порядке суперкалар pipeline.

Дизайн

Cortex-A55 служит преемником ARM Cortex-A53, разработанный для повышения производительности и энергоэффективности по сравнению с A53. ARM заявила, что A55 должен иметь повышенную энергоэффективность на 15% и производительность на 18% по сравнению с A53. Доступ к памяти и прогнозирование переходов также улучшены по сравнению с A53.

Ядра Cortex-A75 и Cortex-A55 - первые продукты, поддерживающие технологию ARM DynamIQ. Преемница big.LITTLE, эта технология призвана быть более гибкой и масштабируемой при разработке многоядерных продуктов.

Лицензирование

Cortex-A55 доступен лицензиатам как ядро ​​SIP, и его конструкция делает его подходящим для интеграции с другими ядрами SIP (например, GPU, контроллер дисплея, DSP, процессор изображения и т. Д.) В один кристалл, составляющий систему на кристалле (SoC).

ARM также сотрудничала с Qualcomm для создания полу-кастомной версии Cortex-A55, используемой в ядре процессора Kryo 385. Это частично нестандартное ядро ​​также используется в некоторых SoC Qualcomm среднего уровня как Kryo 360 Silver и Kryo 460 Silver.

Ссылки
Последняя правка сделана 2021-06-09 02:03:37
Содержание доступно по лицензии CC BY-SA 3.0 (если не указано иное).
Обратная связь: support@alphapedia.ru
Соглашение
О проекте