ARM Cortex-A57

редактировать
ARM Cortex-A57
Общая информация
Запущен2012
РазработанARM Holdings
Кэш
L1 Кэш 80 KiB (48 КБ I-кеш с контролем четности, 32 КиБ D-кэш с ECC) на ядро ​​
кэш L2512 КБ до 2 MiB
кэш L3нет
Архитектура и классификация
Микроархитектура ARMv8-A
Физические характеристики
Ядра
  • 1–4 на кластер, несколько кластеров
Продукты, модели, варианты
Кодовое название продукта (s)
  • Atlas
История
ПреемникARM Cortex-A72

ARM Cortex-A57- это микроархитектура, реализующая ARMv8-A 64-битный набор команд, разработанный ARM Holdings. Cortex-A57 - это конвейер out-of-order суперскалярный. Он доступен как ядро ​​SIP для лицензиатов, и его конструкция делает его пригодным для интеграции с другими ядрами SIP (например, GPU, контроллер дисплея, DSP, процессор изображения и т.д.) в один кристалл, составляющий систему на микросхеме (SoC).

Содержание

  • 1 Обзор
  • 2 Чипа
  • 3 См. Также
  • 4 Ссылки
  • 5 Внешние ссылки

Обзор

  • Конвейерный процессор с глубоким выходом из строя, спекулятивная проблема 3-way суперскаляр с конвейером
  • DSP и NEON SIMD расширения являются обязательными для core
  • VFPv4 Встроенный модуль с плавающей запятой (на ядро)
  • Аппаратная виртуализация поддержка
  • Thumb-2 кодирование набора инструкций уменьшает размер 32-битных программ с незначительным влиянием на производительность.
  • TrustZone расширения безопасности
  • Program Trace Macrocell и CoreSight Design Kit для ненавязчивого отслеживания выполнения инструкций
  • Данные 32 КиБ (двусторонняя ассоциативная установка) + инструкция 48 КБ (3-сторонний ассоциативный набор) Кэш L1 на ядро ​​
  • Интегрированный контроллер кеш-памяти уровня 2 с низкой задержкой (16-канальный ассоциативный), 512 КБ, 1 МБ или 2 МБ настраиваемого размера на кластер
  • Полностью ассоциативный буфер трансляции инструкций L1 (TLB) на 48 записей с встроенной поддержкой fo r Размеры страницы 4 КиБ, 64 КБ и 1 МБ
    • 4-сторонний ассоциативный набор из 1024-записей L2 TLB
  • 2-уровневый динамический предсказатель с буфером переходного целевого объекта (BTB) для быстрого создания целевого объекта
  • Статический предсказатель ветвления
  • Косвенный предсказатель
  • Возвратный стек

Чипы

В январе 2014 года AMD объявила о Opteron A1100. Предназначенный для серверов, A1100 имеет четыре или восемь ядер Cortex-A57, поддерживает до 128 ГиБ оперативной памяти DDR3 или DDR4, восьмиполосный PCIe контроллер, восемь портов SATA (6 Гбит / с) и два порта 10 Gigabit Ethernet. Серия A1100 была выпущена в январе 2016 года с четырьмя и восьмиядерными версиями.

Первым предложением Qualcomm, которое было доступно для выборки в 4 квартале 2014 года, был Snapdragon 810. Он содержит четыре ядра Cortex-A57 и четыре ядра Cortex-A53 в конфигурации big.LITTLE.

Samsung также предоставляет процессоры SoC на базе Cortex-A57, первой из которых является Exynos Octa 5433, которая была доступна для выборки с 4 квартала 2014 года.

В марте 2015 года Nvidia выпустила SoC Tegra X1 с четырьмя ядрами A57, работающими на максимальной частоте 2 ГГц.

См. Также

Ссылки

Внешние ссылки

Последняя правка сделана 2021-06-09 02:03:38
Содержание доступно по лицензии CC BY-SA 3.0 (если не указано иное).
Обратная связь: support@alphapedia.ru
Соглашение
О проекте