Войти
Микропроцессор Toshiba R4000 
Снимок кадра MIPS R4000 R4000 - это микропроцессор разработан MIPS Computer Systems, который реализует архитектуру набора команд MIPS III (ISA). Официально анонсированный 1 октября 1991 года, это был один из первых 64-битных микропроцессоров и первая реализация MIPS III. В начале 1990-х, когда ожидалось, что микропроцессоры RISC заменят микропроцессоры CISC, такие как Intel i486, R4000 был выбран в качестве микропроцессора Advanced Computing Environment (ACE), отраслевой стандарт, предназначенный для определения общей платформы RISC. ACE в конечном итоге потерпел неудачу по ряду причин, но R4000 нашел успех на рынках рабочих станций и серверов.
Существует три конфигурации R4000: R4000PC, модель начального уровня без поддержки вторичного кэша; R4000SC, модель с вторичным кешем, но без многопроцессорной способности; и R4000MC, модель с вторичным кешем и поддержкой протоколов когерентности кеша, необходимых многопроцессорным системам.
R4000 представляет собой скалярный суперпайплайновый микропроцессор с восьмиступенчатым целочисленным конвейером. На первом этапе (IF) генерируется виртуальный адрес для инструкции, и буфер резервного преобразования (TLB) инструкции начинает преобразование адреса в физический адрес. На втором этапе (IS) трансляция завершается, и инструкция выбирается из внутреннего кэша инструкций размером 8 КБ. Кэш инструкций с прямым отображением и виртуально индексирован, физически отмечен тегами. Он имеет размер строки 16 или 32 байта. Архитектурно его можно было расширить до 32 КБ.
На третьем этапе (RF) инструкция декодируется и считывается регистровый файл . MIPS III определяет два файла регистров, один для целочисленных единиц, а другой для чисел с плавающей запятой. Каждый регистровый файл имеет ширину 64 бита и содержит 32 записи. Целочисленный регистровый файл имеет два порта чтения и один порт записи, тогда как файл регистра с плавающей запятой имеет два порта чтения и два порта записи. Выполнение начинается на четвертом этапе (EX) как для целочисленных инструкций, так и для инструкций с плавающей запятой; и записывается обратно в файлы регистров после завершения на восьмом этапе (WB). Если возможно, результаты могут быть пропущены.
R4000 имеет арифметико-логический блок (ALU), устройство сдвига, умножитель, делитель и выравниватель нагрузки для выполнения целочисленных инструкций. ALU состоит из 64-битного сумматора с выбором переноса и логического блока и является конвейерным. Сдвигатель представляет собой 32-битный цилиндрический переключатель. Он выполняет 64-битные сдвиги за два цикла, в результате чего конвейер останавливается. Такой дизайн был выбран для экономии площади кристалла. Умножитель и делитель не конвейеризированы и имеют значительные задержки: умножения имеют задержку в 10 или 20 циклов для 32-битных или 64-битных целых чисел соответственно; тогда как divides имеет задержку в 69 или 133 цикла для 32-битных или 64-битных целых чисел соответственно. Большинство инструкций имеют задержку в один цикл. Сумматор ALU также используется для вычисления виртуальных адресов для грузов, магазинов и филиалов.
Инструкции загрузки и сохранения выполняются целочисленным конвейером и обращаются к встроенному кэшу данных размером 8 КБ.
R4000 имеет встроенный IEEE 754-1985 -совместимый модуль с плавающей запятой (FPU), указанный как R4010. FPU - это сопроцессор, обозначенный CP1 (MIPS ISA определил четыре сопроцессора, обозначенных CP0 - CP3). FPU может работать в двух режимах, 32- или 64-битном, которые выбираются установкой бита, бита FR, в регистре состояния CPU. В 32-битном режиме 32 регистра с плавающей запятой становятся 32-битными при использовании для хранения чисел с плавающей запятой одинарной точности. При использовании для хранения чисел двойной точности имеется 16 регистров с плавающей запятой (регистры парные).
FPU может работать параллельно с ALU, если нет зависимости данных или ресурсов, которая приводит к остановке. Он содержит три субблока: сумматор, множитель и делитель. Умножитель и делитель могут выполнять инструкцию параллельно с сумматором, но они используют сумматор на своих последних этапах выполнения, тем самым накладывая ограничения на перекрывающееся выполнение. Таким образом, при определенных условиях он может выполнять до трех инструкций в любой момент, по одной в каждом модуле. FPU может выводить одну инструкцию за цикл.
Сумматор и множитель конвейерные. Умножитель имеет четырехступенчатый конвейер умножителя. Он работает на двойной тактовой частоте микропроцессора для обеспечения адекватной производительности и использует динамическую логику для достижения высокой тактовой частоты. У Division есть задержка в 23 или 36 циклов для операций с одинарной или двойной точностью, а при извлечении квадратного корня - 54 или 112 циклов. Для деления и извлечения квадратного корня используется алгоритм SRT.
Блок управления памятью (MMU) использует буфер резервного преобразования с 48 записями для преобразования виртуальных адресов. R4000 использует 64-битный виртуальный адрес, но реализует только 40 из 64-битных для 1 ТБ виртуальной памяти. Остальные биты проверяются, чтобы убедиться, что они содержат ноль. R4000 использует 36-битный физический адрес, таким образом, он может адресовать 64 ГБ физической памяти.
R4000 (только конфигурации SC и MC) поддерживает внешний вторичный кэш объемом от 128 КБ до 4 МБ. Доступ к кеш-памяти осуществляется через выделенную 128-битную шину данных. Вторичный кэш может быть настроен как единый кеш или как разделенный кэш инструкций и данных. В последней конфигурации каждый кэш может иметь емкость от 128 КБ до 2 МБ. Вторичный кэш физически индексирован, физически помечен тегом и имеет программируемый размер строки 128, 256, 512 или 1024 байта. Контроллер кеш-памяти установлен на кристалле. Кэш построен из стандартной статической оперативной памяти (SRAM). Шины данных и тегов защищены ECC.
R4000 использует 64-битную системную шину, называемую шиной SysAD. Шина SysAD была шиной с мультиплексированием адресов и данных, то есть использовала один и тот же набор проводов для передачи данных и адресов. Хотя это снижает пропускную способность, это также дешевле, чем предоставление отдельной адресной шины, которая требует большего количества контактов и увеличивает сложность системы. Шину SysAD можно настроить для работы на половине, трети или четверти внутренней тактовой частоты. Шина SysAD генерирует свой тактовый сигнал путем деления рабочей частоты.
R4000 содержит 1,2 миллиона транзисторов. Он был разработан для двухслойного процесса металл-оксид-полупроводник (CMOS) с размером 1,0 мкм. Поскольку MIPS была компанией без фабрик, R4000 был изготовлен партнерами по их собственным процессам с минимальным размером элемента 0,8 мкм.
R4000 генерирует различные тактовые сигналы от главного тактового сигнала, генерируемого извне. Что касается рабочей частоты, R4000 умножает главный синхросигнал на два с помощью встроенной схемы фазовой автоподстройки частоты (PLL).
R4000PC упакован в 179-контактный керамический решетчатый массив (CPGA). R4000SC и R4000MC упакованы в 447-контактный керамический решетчатый массив (SPGA). Вывод R4000MC отличается от R4000SC, с некоторыми выводами, которые не используются на R4000SC, используемом для сигналов для реализации когерентности кэша на R4000MC. Распиновка R4000PC аналогична микропроцессорам R4200 и R4600 в корпусе PGA. Эта характеристика позволяет правильно спроектированной системе использовать любой из трех микропроцессоров.
Пример микропроцессора R4400MC, изготовленного Toshiba 
NEC VR4400MC, штамповка R4400 является дальнейшим развитием R4000. Об этом было объявлено в начале ноября 1992 года. Образцы микропроцессора уже были отгружены избранным клиентам до этого момента, а в продажу поступили в январе 1993 года. R4400 работает на тактовых частотах 100, 133, 150, 200 и 250 МГц. Единственное существенное улучшение по сравнению с R4000 - это более крупные первичные кэши, емкость которых была увеличена вдвое до 16 КБ каждый с 8 КБ каждый. Он содержал 2,3 миллиона транзисторов.
R4400 был лицензирован Integrated Device Technology (IDT), LSI Logic, NEC, Performance Semiconductor, Siemens AG и Toshiba. IDT, NEC, Siemens и Toshiba изготовили и продали микропроцессор. LSI Logic использовала R4400 в своих изделиях. Performance Semiconductor продала свое логическое подразделение Cypress Semiconductor, где производство микропроцессоров MIPS было прекращено.
NEC продавала свою версию как VR4400. Первая версия, часть 150 МГц, была анонсирована в ноябре 1992 года. Ранние версии были изготовлены с использованием технологического процесса 0,6 мкм. В середине 1995 года началось семплирование части 250 МГц. Он был изготовлен с использованием четырехслойного металлического процесса толщиной 0,35 мкм. NEC также произвела MR4401, керамический многокристальный модуль (MCM), который содержал VR4400SC с десятью микросхемами SRAM емкостью 1 Мбит, в которых реализован вторичный кэш-память объемом 1 МБ. MCM был совместим по выводам с R4x00PC. Первая версия, составляющая 150 МГц, была анонсирована в 1994 году. В 1995 году была объявлена часть 200 МГц.
Toshiba продавала свою версию как TC86R4400. Деталь 200 МГц, содержащая 2,3 миллиона транзисторов и размером 134 мм, изготовленная по технологии 0,3 мкм, была представлена в середине 1994 года. R4400PC стоил 1600 долларов, R4400SC - 1950 долларов, а R4400MC - 2150 долларов в количестве 10 000.
R4400 используется:
R4000 и R4400 требуют внешний по отношению к интерфейсу системы. Для этих микропроцессоров была разработана как коммерчески доступная, так и запатентованная базовая логика. Фирменные проекты были разработаны поставщиками систем, такими как SGI, для использования в собственных системах. Коммерческие наборы микросхем были разработаны Acer, производителями микропроцессоров MIPS - NEC и Toshiba. Компания Acer разработала набор микросхем PICA. Toshiba разработала набор микросхем Tiger Shark, который адаптировал шину SysAD к системной шине, совместимой с i486.
