IBM z13 (микропроцессор)

редактировать
z13
Общая информация
Запущен 2015 г.
Разработано IBM
Общий производитель (и)
Представление
Максимум. Тактовая частота процессора 5 ГГц
Кэш
Кэш L1 96 КБ инструкций 128 КБ данных на ядро
Кэш L2 2 МБ инструкций 2 МБ данных на ядро
Кэш L3 64 МБ общий
Архитектура и классификация
Мин. размер элемента 22 морских миль
Набор инструкций z / Архитектура
Физические характеристики
Ядра
История
Предшественник zEC12
Преемник z14

Z13 является микропроцессором сделал IBM для своих Z13 мэйнфреймов, объявленных на 14 января 2015 г. Изготовлен на GlobalFoundries " East Fishkill, Нью - Йорк завод по изготовлению (ранее собственный завод компании IBM). IBM заявила, что это самый быстрый микропроцессор в мире, который примерно на 10% быстрее своего предшественника zEC12 в обычных однопоточных вычислениях, но значительно больше при выполнении специализированных задач.

IBM z13 - последний сервер z Systems, поддерживающий работу операционной системы в режиме архитектуры ESA / 390. Однако все 24-битные и 31-битные прикладные программы состояния проблемы, изначально написанные для работы на архитектуре ESA / 390, не затронуты этим изменением.

СОДЕРЖАНИЕ
  • 1 Описание
  • 2 Vector Facility
  • 3 Контроллер хранилища
  • 4 См. Также
  • 5 ссылки
Описание

Чип процессора (PU-чип) имеет площадь 678 мм 2 и содержит 3,99 миллиарда транзисторов. Он изготовлен с использованием IBM по 22 - нм КМОП кремний на диэлектрике процессе изготовления, с использованием 17 слоев металла и поддерживает скорость 5,0  ГГц, что меньше, чем его предшественник, zEC12. Чип PU может иметь шесть, семь или восемь ядер (или «процессорных единиц», говоря языком IBM), в зависимости от конфигурации. Чип PU упакован в однокристальный модуль, в отличие от предыдущих процессоров IBM для мэйнфреймов, которые монтировались на больших многокристальных модулях. Ящик компьютера состоит из шести микросхем PU и двух микросхем контроллера памяти (SC).

Ядра реализовать CISC г / Архитектуру с суперскаляром, вне порядка трубопровод. Он имеет средства, связанные с транзакционной памятью, и новые функции, такие как двусторонняя одновременная многопоточность (SMT), 139 новых инструкций SIMD, сжатие данных, улучшенная криптография и логическое разделение. Ядра имеют множество других улучшений, таких как новый суперскалярный конвейер, дизайн кэш-памяти на кристалле и исправление ошибок.

Конвейер команд имеет очередь команд, которая может выбирать 6 команд за цикл; и выдают до 10 инструкций за цикл. Каждое ядро ​​имеет частный кэш инструкций L1 размером 96 КБ, частный кэш данных L1 объемом 128 КБ, частный кэш инструкций L2 объемом 2 МБ и частный кэш данных L2 объемом 2 МБ. Кроме того, в eDRAM реализован общий кэш L3 объемом 64 МБ.

Микросхема z13 имеет на борту многоканальный контроллер памяти DDR3 RAM, поддерживающий конфигурацию, подобную RAID, для восстановления после сбоев памяти. Z13 также включает в себя две шины GX, а также два новых контроллера PCIe Gen 3 для доступа к адаптерам хост-канала и периферийным устройствам.

Векторный объект

Процессор z13 поддерживает новую векторную архитектуру. Он добавляет 32 векторных регистра шириной 128 бит каждый; существующие 16 регистров с плавающей запятой накладываются на новые векторные регистры. Новая архитектура добавляет более 150 новых инструкций для работы с данными в векторных регистрах, включая целочисленные, с плавающей запятой и строковые типы данных. Реализация z13 включает два независимых модуля SIMD для работы с векторными данными.

Контроллер хранилища

Вычислительный ящик состоит из двух кластеров. Каждый кластер состоит из трех микросхем PU и одной микросхемы контроллера хранилища (микросхемы SC). Несмотря на то, что каждая микросхема PU имеет кэш L3 объемом 64 МБ, совместно используемого 8 ядрами и другими встроенными устройствами, микросхема SC добавляет 480 МБ кэш-памяти L4 вне кристалла, совместно используемой тремя микросхемами PU. Две микросхемы SC добавляют в общей сложности 960 МБ кэш-памяти L4 на каждый ящик. Микросхемы SC также обеспечивают связь между наборами из трех микросхем PU и другими ящиками. Микросхема SC производится по тому же 22-нм техпроцессу, что и микросхемы z13 PU, имеет 15 металлических слоев, имеет размеры 28,4 × 23,9 мм (678 мм 2), состоит из 7,1 миллиарда транзисторов и работает на половине тактовой частоты микросхемы CP.

Смотрите также
использованная литература
Последняя правка сделана 2023-03-31 01:07:45
Содержание доступно по лицензии CC BY-SA 3.0 (если не указано иное).
Обратная связь: support@alphapedia.ru
Соглашение
О проекте