Войти
Реконвергентное разветвление - это метод создания СБИС логическое моделирование менее пессимистично.
Статический временной анализ пытается определить лучший и худший случай оценку времени для каждого сигнала, когда он проходит через электронное устройство. Каждый раз, когда сигнал проходит через узел, необходимо добавить некоторую неопределенность ко времени, необходимому для прохождения сигнала через это устройство. Эти неопределенные задержки складываются таким образом, что после прохождения через множество устройств наихудшее время для сигнала может быть неоправданно пессимистичным.
Обычно два сигнала имеют одинаковый путь, разветвляются и какое-то время следуют разными путями, а затем сходятся обратно в одну и ту же точку для получения результата. Когда это происходит, вы можете исключить из общей задержки изрядную долю неопределенности, потому что вы знаете, что какое-то время они разделяли общий путь. Несмотря на то, что каждый сигнал имеет неопределенную задержку, поскольку их задержки были идентичны для части пути, общая неопределенность может быть уменьшена. Это сужает оценку задержки сигнала в худшем случае и обычно позволяет небольшое, но важное ускорение всего устройства.
Этот термин также начинает использоваться в более общем смысле. Каждый раз, когда сигнал разделяется на два, а затем снова сходится, можно выполнить определенную оптимизацию. Термин реконвергентное разветвление использовался для описания подобных оптимизаций в теории графов и статическом анализе кода.
