Войти
В цифровой электронике разветвление - это количество входов ворот управляется выходом другого одиночного логического элемента.
В большинстве конструкций логические вентили соединяются для образования более сложных схем. Хотя ни один вход логического элемента не может быть запитан более чем одним выходом одновременно, не вызывая конфликта, обычно один выход соединяется с несколькими входами. Технология, используемая для реализации логических вентилей, обычно позволяет соединить определенное количество входов вентилей напрямую вместе без дополнительных схем сопряжения. максимальное разветвление выхода измеряет его нагрузочную способность: это наибольшее количество входов вентилей одного типа, к которым выход может быть безопасно подключен.
Максимальные пределы разветвления обычно указываются для данного семейства логических схем или устройства в технических описаниях производителя. Эти ограничения предполагают, что ведомые устройства являются членами одного семейства.
Если два разных логических семейства взаимосвязаны, требуется более сложный анализ, чем разветвление и разветвление. Разветвление в конечном итоге определяется максимальными токами источника и стока на выходе и максимальными токами источника и стока подключенных входов; приводное устройство должно иметь возможность подавать или принимать на своем выходе сумму токов, необходимых или обеспечиваемых (в зависимости от того, является ли выход высоким или низким логическим уровнем напряжения) всеми подключенными входами, сохраняя при этом характеристики выходного напряжения. Для каждого логического семейства, как правило, производитель определяет «стандартный» вход с максимальными входными токами на каждом логическом уровне, а разветвление для выхода вычисляется как количество этих стандартных входов, которые могут быть задействованы в худшем случае.. (Следовательно, возможно, что выход может фактически управлять большим количеством входов, чем указано в разветвлении, даже для устройств в одном семействе, если конкретные управляемые устройства потребляют и / или исчерпывают меньший ток, как указано в их таблицах данных, чем "стандартное" устройство этого семейства.) В конечном счете, имеет ли устройство возможность разветвления для управления (с гарантированной надежностью) набор входов, определяется путем сложения всех указанных входных токов источника (макс.) в таблицах данных ведомых устройств, суммируя все входные (максимальные) токи потребления тех же устройств, и сравнивая эти суммы с гарантированным максимальным выходным током потребителя и высоким выходным током источника, соответственно. Если оба итога находятся в пределах пределов приводного устройства, то у него есть возможность разветвления по постоянному току для управления этими входами на этих устройствах как группой, а в противном случае - нет, независимо от указанного производителем числа разветвления. Однако для любого уважаемого производителя, если этот текущий анализ показывает, что устройство не может управлять входами, число разветвления согласуется.
Когда требуется высокоскоростное переключение сигналов, полное сопротивление переменного тока выхода, входов и проводников между ними может значительно снизить эффективную мощность привода на выходе, и этого анализа постоянного тока может быть недостаточно. См. Раздел «Разветвление переменного тока» ниже.
Идеальный логический вентиль имел бы бесконечное входное сопротивление и нулевое выходное сопротивление, что позволяет выход ворот для управления любым количеством входов ворот. Однако, поскольку реальные производственные технологии демонстрируют далеко не идеальные характеристики, будет достигнут предел, при котором выход затвора не сможет больше направлять ток на последующие входы затвора - попытка сделать это вызывает напряжение упасть ниже уровня, определенного для логического уровня на этом проводе, что приведет к ошибкам.
Разветвление - это просто количество входов, которые могут быть подключены к выходу до того, как требуемый входами ток превысит ток, который может быть выдан выходом, при сохранении правильных логических уровней. Текущие значения могут быть разными для состояний логического нуля и логической единицы, и в этом случае мы должны взять пару, которая дает меньшее разветвление. Математически это можно выразить как
(
Если исходить только из этих цифр, логические элементы TTL ограничены, возможно, от 2 до 10, в зависимости от типа ворот, в то время как ворота CMOS имеют разветвления постоянного тока, которые обычно намного выше, чем это может происходить в практических схемах (например, использование спецификаций NXP Semiconductor для их КМОП-чипов серии HEF4000 при 25 ° C и 15 В дает разветвление в 34 000).
Однако входы реальных вентилей имеют емкость, а также сопротивление по отношению к шинам питания. Эта емкость замедлит выходной переход предыдущего затвора и, следовательно, увеличит его задержку распространения. В результате, вместо фиксированного разветвления разработчик сталкивается с компромиссом между разветвлением и задержкой распространения (что влияет на максимальную скорость всей системы). Этот эффект менее заметен для систем TTL, что является одной из причин, по которой TTL сохранял преимущество в скорости по сравнению с CMOS в течение многих лет.
Часто один сигнал (в качестве крайнего примера, тактовый сигнал) должен управлять более чем 10 объектами на кристалле. Вместо того, чтобы просто соединять выход логического элемента с 1000 различными входами, разработчики схем обнаружили, что гораздо быстрее работает дерево (в качестве крайнего примера, дерево часов ) - например, есть выход из этого затвора управляет 10 буферами (или, что эквивалентно, буфер, в 10 раз превышающий размер буфера минимального размера), эти буферы управляют 100 другими буферами (или, что эквивалентно, буфер, масштабируемый в 100 раз больше, чем буфер минимального размера), и те конечные буферы для управления 1000 желаемых входов. Во время физического проектирования некоторые инструменты проектирования СБИС выполняют вставку буфера как часть целостности сигнала закрытия проекта.
Аналогичным образом, а не просто соединяют все 64 выходных бита с одним 64 -ввод логического элемента ИЛИ-НЕ для генерации Z-флага на 64-битном АЛУ, разработчики схем обнаружили, что дерево работает намного быстрее - например, если флаг Z сгенерирован 8-входным ИЛИ вентиль, и каждый из их входов генерируется вентилем ИЛИ с 8 входами.
Напоминает основную экономию, одна оценка общей задержки такого дерева - общее количество этапов по задержке каждого этапа - дает оптимальное (минимальное время задержки), когда каждый этап дерева масштабируется на е, примерно 2,7. Люди, которые разрабатывают цифровые интегральные схемы, обычно вставляют деревья всякий раз, когда это необходимо, так что разветвление и разветвление каждого затвора на кристалле составляет от 2 до 10.
Динамическое или переменное разветвление, а не постоянное. Поэтому разветвление является основным ограничивающим фактором во многих практических случаях из-за ограничения скорости. Например, предположим, что микроконтроллер имеет 3 устройства на линиях адреса и данных, и микроконтроллер может управлять емкостью шины 35 пФ при максимальной тактовой частоте. Если каждое устройство имеет входную емкость 8 пФ, то допустимая емкость трассы составляет только 11 пФ. (Трассы трассировки на печатных платах обычно имеют 1-2 пФ на дюйм, поэтому трассы в этом случае могут иметь максимальную длину 5,5 дюймов.) Если это условие длины трассы не может быть выполнено, микроконтроллер должен работать на более медленной шине. скорость для надежной работы, или в схему должен быть вставлен буферный чип с более мощным приводом. Привод с более высоким током увеличивает скорость, поскольку 
К сожалению, из-за более высоких скоростей современных устройств, IBIS моделирования могут потребоваться для точного определения динамического разветвления, поскольку динамическое разветвление четко не определено в большинстве таблиц. (См. Дополнительную информацию по внешней ссылке.)
