Войти
Статический временной анализ (STA) - это метод моделирования для вычисления ожидаемого синхронизация цифровой схемы без необходимости моделирования всей схемы.
Высокопроизводительные интегральные схемы традиционно характеризуются тактовой частотой, на которой они работают. Для измерения способности схемы работать с заданной скоростью требуется умение измерять в процессе проектирования ее задержку на нескольких этапах. Более того, вычисление задержки должно быть включено во внутренний цикл оптимизаторов синхронизации на различных этапах проектирования, таких как логический синтез, макет (размещение и маршрутизация ), а также оптимизации на месте, выполняемые в конце цикла проектирования. Хотя такие временные измерения теоретически могут быть выполнены с использованием строгой имитации схемы, такой подход может оказаться слишком медленным, чтобы быть практичным. Статический временной анализ играет жизненно важную роль в обеспечении быстрого и достаточно точного измерения временных характеристик схемы. Ускорение происходит за счет использования упрощенных моделей синхронизации и в основном игнорирования логических взаимодействий в схемах. Это стало основой дизайна за последние несколько десятилетий.
Одно из самых ранних описаний подхода со статической синхронизацией было основано на Технике оценки и анализа программ (PERT) в 1966 году. Более современные версии и алгоритмы появились в начале 1980-х.
В синхронной цифровой системе данные должны перемещаться в шаге блокировки, продвижение на одну ступень на каждом такте тактового сигнала . Это обеспечивается синхронизирующими элементами, такими как триггеры или защелки, которые копируют свой ввод на свой вывод по указанию часов. В такой системе возможны только два вида ошибок синхронизации:
Время поступления сигнала может варьироваться по многим причинам. Входные данные могут отличаться, схема может выполнять разные операции, температура и напряжение могут изменяться, и существуют производственные различия в точной конструкции каждой детали. Основная цель статического временного анализа - убедиться, что, несмотря на эти возможные вариации, все сигналы не поступят ни слишком рано, ни слишком поздно, и, следовательно, может быть обеспечена правильная работа схемы.
Поскольку STA может проверять каждый путь, он может обнаруживать другие проблемы, такие как сбои, медленные пути и перекос часов.
Довольно часто дизайнеры хотят, чтобы их дизайн соответствовал множеству условий. Поведение электронной схемы часто зависит от различных факторов окружающей среды, таких как температура или местные колебания напряжения. В таком случае либо STA должна выполняться для более чем одного такого набора условий, либо STA должна быть подготовлена к работе с диапазоном возможных задержек для каждого компонента, а не для одного значения.
При использовании надлежащих методов характеристики изменений состояния характеризуются и фиксируются их крайние значения. Каждое экстремальное состояние можно обозначить как угол. Экстремальные значения характеристик элемента можно рассматривать как «углы процесса, напряжения и температуры (PVT)», а крайние значения чистых характеристик можно рассматривать как «углы извлечения». Тогда каждая комбинация углов извлечения PVT называется «временным углом», поскольку представляет собой точку, в которой синхронизация будет экстремальной. Если проект работает в каждом экстремальном состоянии, то при допущении монотонного поведения проект также квалифицируется для всех промежуточных точек.
Использование углов в статическом временном анализе имеет несколько ограничений. Это может быть излишне оптимистичным, поскольку предполагает идеальное отслеживание: если один вентиль быстрый, все вентили считаются быстрыми, или если напряжение для одного затвора низкое, оно также низкое для всех остальных. Углы также могут быть излишне пессимистичными, поскольку наихудшие углы встречаются редко. В ИС, например, может быть нередко один металлический слой на тонком или толстом конце допустимого диапазона, но очень редко, чтобы все 10 слоев находились на одном и том же пределе, поскольку они производятся независимо.. Статистическая STA, которая заменяет задержки распределениями, а отслеживание корреляцией, предлагает более сложный подход к той же проблеме.
В статическом временном анализе слово статический намекает на тот факт, что этот временной анализ выполняется независимо от ввода, и имеет целью найти худшее -корпусная задержка схемы по всем возможным комбинациям входов. Вычислительная эффективность (линейная по количеству ребер в графе) такого подхода привела к его широкому использованию, хотя и имеет некоторые ограничения. В STA широко используется метод, который обычно называют PERT. Однако PERT - это неправильное название, и так называемый метод PERT, обсуждаемый в большей части литературы по временному анализу, относится к методу критического пути (CPM), который широко используется в управлении проектами. В то время как методы на основе CPM являются доминирующими в использовании сегодня, другие методы обхода схемных графов, такие как поиск в глубину, использовались различными анализаторами синхронизации.
Многие общие проблемы при проектировании микросхем связаны с синхронизацией интерфейса между различными компонентами конструкции. Они могут возникать из-за многих факторов, включая неполные имитационные модели, отсутствие тестовых примеров для правильной проверки синхронизации интерфейса, требований к синхронизации, неправильных спецификаций интерфейса и недостаточного понимания разработчиками компонента, поставляемого как «черный ящик». Существуют специализированные инструменты САПР, специально разработанные для анализа времени интерфейса, так же как существуют специальные инструменты САПР для проверки соответствия реализации интерфейса функциональной спецификации (с использованием таких методов, как проверка модели ).
Статистический статический временной анализ (SSTA) - это процедура, которая становится все более необходимой для обработки сложных процессов и изменений окружающей среды в интегральных схемах.
