Войти
В цифровой электронике, A синхронной цепи представляет собой цифровую схему, в которой изменения в состоянии элементов памяти синхронизированы с помощью тактового сигнала. В последовательной цифровой логической схеме данные хранятся в устройствах памяти, называемых триггерами или защелками. Выходной сигнал триггера остается постоянным до тех пор, пока на его «тактовый» вход не подается импульс, после чего вход триггера фиксируется на его выходе. В синхронной логической схеме электронный генератор, называемый часами, генерирует последовательность (последовательность) импульсов, «тактовый сигнал». Этот тактовый сигнал применяется к каждому элементу памяти, поэтому в идеальной синхронной схеме каждое изменение логических уровней ее компонентов хранения происходит одновременно. В идеале вход для каждого элемента памяти достиг своего окончательного значения до того, как наступит следующий тактовый сигнал, поэтому поведение всей схемы можно точно спрогнозировать. Практически для каждой логической операции требуется некоторая задержка, что приводит к ограничению максимальной скорости, с которой может работать каждая синхронная система.
Чтобы эти схемы работали правильно, необходимо тщательно спроектировать распределительные сети часов. Статический временной анализ часто используется для определения максимальной безопасной рабочей скорости.
Почти все цифровые схемы и, в частности, почти все процессоры являются полностью синхронными схемами с глобальными часами. Исключения часто сравнивают с полностью синхронными схемами. Исключения включают самосинхронные схемы, глобально асинхронные, локально синхронные схемы и полностью асинхронные схемы.
