Последовательная логика

редактировать

В теории автоматов, последовательная логика - это тип логической схемы, выход которого зависит не только от текущего значения его входных сигналов, но и от последовательности прошлых входов, а также истории входов. Это контрастирует с комбинационной логикой , выход которой является функцией только текущего входа. То есть последовательная логика имеет состояние (память), а комбинационная логика - нет.

Последовательная логика используется для создания конечных автоматов, основного строительного блока во всех цифровых схемах. Практически все схемы в цифровых устройствах представляют собой смесь комбинационной и последовательной логики.

Знакомым примером устройства с последовательной логикой является телевизор с кнопками «канал вверх» и «канал вниз». Нажатие кнопки «вверх» дает телевизору сигнал о переключении на следующий канал выше того, который он принимает в данный момент. Если телевизор находится на канале 5, нажатие «вверх» переключает его на прием канала 6. Однако, если телевизор находится на канале 8, нажатие «вверх» переключает его на канал «9». Чтобы выбор канала работал правильно, телевизор должен знать, какой канал он принимает в данный момент, что было определено предыдущими выборами каналов. Телевизор сохраняет текущий канал как часть своего состояния. Когда ему предоставляется вход «канал вверх» или «канал вниз», последовательная логика схемы выбора канала вычисляет новый канал из входа и текущего канала.

Цифровые последовательные логические схемы делятся на синхронные и асинхронные типы. В синхронных последовательных схемах состояние устройства изменяется только в дискретные моменты времени в ответ на тактовый сигнал . В асинхронных схемах состояние устройства может измениться в любое время в ответ на изменение входов.

Содержание

  • 1 Синхронная последовательная логика
  • 2 Асинхронная последовательная логика
  • 3 См. Также
  • 4 Ссылки
  • 5 Дополнительная литература

Синхронная последовательная логика

Практически все последовательные Логика сегодня - это тактовая или синхронная логика. В синхронной схеме электронный генератор, называемый тактовым генератором (или тактовый генератор ), генерирует последовательность повторяющихся импульсов, называемую тактовым сигналом, которая распространяется на все элементы памяти в схеме. Базовым элементом памяти в последовательной логике является триггер. Выход каждого триггера изменяется только при срабатывании тактового импульса, поэтому все изменения логических сигналов по всей схеме начинаются одновременно, через равные промежутки времени, синхронизированные часами.

Выход всех запоминающих элементов (триггеров) в схеме в любой момент времени, двоичные данные, которые они содержат, называется состоянием схемы. Состояние синхронной схемы изменяется только по тактовым импульсам. В каждом цикле следующее состояние определяется текущим состоянием и значением входных сигналов, когда возникает тактовый импульс.

Главное преимущество синхронной логики - ее простота. Логическим элементам, выполняющим операции с данными, требуется конечное количество времени, чтобы отреагировать на изменения их входных данных. Это называется задержкой распространения. Интервал между тактовыми импульсами должен быть достаточно длинным, чтобы все логические элементы успели отреагировать на изменения, а их выходы «установились» на стабильные логические значения до того, как появится следующий тактовый импульс. Пока это условие выполняется (игнорируя некоторые другие детали), схема гарантированно будет стабильной и надежной. Это определяет максимальную рабочую скорость синхронной схемы.

Синхронная логика имеет два основных недостатка:

  • Максимально возможная тактовая частота определяется самым медленным логическим путем в схеме, также известным как критический путь. Все логические вычисления, от самых простых до самых сложных, должны выполняться за один такт. Таким образом, логические цепи, которые быстро завершают свои вычисления, большую часть времени простаивают, ожидая следующего тактового импульса. Следовательно, синхронная логика может быть медленнее асинхронной логики. Один из способов ускорить синхронные схемы - разделить сложные операции на несколько простых операций, которые могут выполняться в последовательных тактовых циклах, метод, известный как конвейерная обработка. Этот метод широко используется в конструкции микропроцессора и помогает улучшить производительность современных процессоров.
  • Тактовый сигнал должен быть распределен на каждый триггер в схеме. Поскольку часы обычно представляют собой высокочастотный сигнал, это распределение потребляет относительно большое количество энергии и рассеивает много тепла. Даже бездействующие триггеры потребляют небольшое количество энергии, в результате чего в кристалле выделяется отработанное тепло. В портативных устройствах с ограниченным зарядом батарей тактовый сигнал продолжается, даже когда устройство не используется, потребляя энергию.

Асинхронная последовательная логика

Асинхронная последовательная логика не синхронизируется тактовым сигналом; выходы схемы изменяются непосредственно в ответ на изменения входов. Преимущество асинхронной логики состоит в том, что она может быть быстрее, чем синхронная логика, потому что схеме не нужно ждать тактового сигнала для обработки входных данных. Скорость устройства потенциально ограничена только задержками распространения используемых логических вентилей.

Однако асинхронную логику труднее спроектировать, и в ней возникают проблемы, не встречающиеся в синхронных проектах. Основная проблема заключается в том, что элементы цифровой памяти чувствительны к порядку поступления их входных сигналов; если два сигнала поступают на триггер или защелкиваются почти одновременно, то состояние, в которое переходит схема, может зависеть от того, какой сигнал первым попадет на вентиль. Следовательно, схема может перейти в неправильное состояние в зависимости от небольших различий в задержках распространения логических вентилей. Это называется состоянием состязания. Эта проблема не так серьезна в синхронных схемах, потому что выходы элементов памяти изменяются только при каждом тактовом импульсе. Интервал между тактовыми сигналами разработан так, чтобы быть достаточно длинным, чтобы позволить выходным сигналам элементов памяти «стабилизироваться», чтобы они не изменялись при наступлении следующего тактового сигнала. Следовательно, единственные проблемы с синхронизацией связаны с «асинхронными входами»; входы в схему от других систем, которые не синхронизированы с тактовым сигналом.

Асинхронные последовательные схемы обычно используются только в нескольких критических частях синхронных систем, где скорость очень высока, например, в частях микропроцессоров и схем цифровой обработки сигналов.

Дизайн асинхронной логики использует математические модели и методы, отличные от синхронной логики, и является активной областью исследований.

См. Также

Ссылки

Дополнительная литература

  • Кац, Р., и Бориелло, Г. Современный логический дизайн. 2-е изд. Прентис Холл. 2005. ISBN 0-201-30857-6.
  • Цви Кохави, Нирадж К. Джа. Теория переключений и конечных автоматов. 3-е изд. Издательство Кембриджского университета. 2009. ISBN 978-0-521-85748-2
  • В. О. Васюкевич. (2009). Элементы асинхронной логики. Венъюнкция и секвенция - 118 п.
Последняя правка сделана 2021-06-07 10:46:13
Содержание доступно по лицензии CC BY-SA 3.0 (если не указано иное).
Обратная связь: support@alphapedia.ru
Соглашение
О проекте