Войти
| Общая информация | |
|---|---|
| Запущен | 2010 г. |
| Разработано | IBM |
| Представление | |
| Максимум. Тактовая частота процессора | От 3,8 до 5,2 ГГц |
| Кэш | |
| Кэш L1 | 64 КБ инструкций 128 КБ данных на ядро |
| Кэш L2 | 1,5 МБ на ядро |
| Кэш L3 | 24 МБ общий |
| Архитектура и классификация | |
| Мин. размер элемента | 45 нм |
| Набор инструкций | z / Архитектура (ARCHLVL 3) |
| Физические характеристики | |
| Ядра | |
| История | |
| Предшественник | z10 |
| Преемник | zEC12 |
Z196 микропроцессорный чип сделал IBM для их zEnterprise 196 и zEnterprise 114 ЭВМ, объявила 22 июля 2010 года процессор был разработан в течение трех лет промежуток времени инженерами IBM из Poughkeepsie, Нью - Йорк ; Остин, Техас ; и Бёблинген, Германия, стоимостью 1,5 миллиарда долларов США. Процессор, произведенный на производственном предприятии IBM в Фишкилле, штат Нью-Йорк, поступил в продажу 10 сентября 2010 года. IBM заявила, что в то время это был самый быстрый микропроцессор в мире.
Меры чип 512,3 мм 2 и состоит из 1,4 миллиарда транзисторов изготовлены в компании IBM 45 нм КМОП кремний на диэлектрике процессе изготовления, поддерживая скорость 5,2 ГГц : в то время, самая высокая тактовая частота процессора когда - либо созданных для коммерческой продажи.
Процессор реализует CISC г / Архитектура с новым суперскаляра, вне порядка трубопровода и 100 новых инструкций. Конвейер инструкций состоит из 15–17 этапов; очередь инструкций может содержать 40 инструкций; и до 72 инструкций могут быть «в полете». Он имеет четыре ядра, каждое из которых имеет частный кэш инструкций L1 объемом 64 КБ, частный кэш данных L1 объемом 128 КБ и частный кэш L2 объемом 1,5 МБ. Кроме того, в eDRAM реализован общий кэш L3 объемом 24 МБ, управляемый двумя встроенными контроллерами кеш-памяти третьего уровня. Также есть дополнительный общий кеш L1, используемый для операций сжатия и криптографии.
Каждое ядро имеет шесть RISC- подобных исполнительных блоков, включая два целочисленных блока, два блока загрузки-хранения, один двоичный блок с плавающей запятой и один десятичный блок с плавающей запятой. Микросхема z196 может декодировать три инструкции и выполнять пять операций за один такт.
Чип z196 имеет на борту контроллер памяти DDR3 RAM, поддерживающий конфигурацию типа RAID для восстановления после сбоев памяти. Z196 также включает контроллер шины GX для доступа к адаптерам хост-канала и периферийным устройствам. Кроме того, каждый чип включает сопроцессоры для функций шифрования и сжатия.
Несмотря на то, что процессор z196 имеет встроенные средства для симметричной многопроцессорной обработки (SMP), есть 2 дополнительных дополнительных чипа, называемых Shared Cache (SC), каждый из которых добавляет 96 МБ кэш-памяти L4 вне кристалла, что в сумме составляет 192 МБ кеш-памяти L4. Кэш L4 используется всеми процессорами в книге. Микросхема SC состоит из 1,5 миллиардов транзисторов и имеет размер 478,8 мм 2, изготовлена по тому же 45-нм техпроцессу, что и микросхема z196.
Каждый чип также имеет кэш-память L3 объемом 24 МБ, совместно используемую 4 ядрами чипа.
В zEnterprise System z196 используются многокристальные модули (MCM), что позволяет разместить шесть микросхем z196 в одном модуле. Каждый MCM имеет две микросхемы общего кеша, позволяющие процессорам на MCM подключаться по каналам со скоростью 40 ГБ / с.
Различные модели zEnterprise System имеют разное количество активных ядер. Для этого у некоторых процессоров в каждом MCM может быть отключено четвертое ядро.
В zEnterprise System z114 используются процессоры z196, но не используются MCM, поэтому вместо этого процессоры упакованы в однокристальные модули (SCM). Два модуля SCM и один чип общего кэша монтируются вместе в блоке процессора. Эти процессоры также работают на пониженной скорости - 3,8 ГГц.
