Размещение (автоматизация проектирования электроники)

Размещение является важным этапом в автоматизации проектирования электронных схем - часть потока физического проектирования, которая назначает точные местоположения для различных компонентов схемы в области ядра кристалла. Неправильное назначение размещения не только повлияет на производительность микросхемы, но также может сделать его непроизводимым из-за чрезмерной длины провода, превышающей доступные ресурсы маршрутизации. Следовательно, заказчик должен выполнять назначение, оптимизируя ряд целей, чтобы гарантировать, что схема соответствует своим требованиям к производительности. В совокупности этапы размещения и разводки при проектировании ИС известны как место и маршрут.

Разбрасыватель берет заданную синтезированную схему список соединений вместе с технологической библиотекой и создает действующий макет размещения. Макет оптимизирован в соответствии с вышеупомянутыми целями и готов к изменению размера ячеек и буферизации - шагу, необходимому для удовлетворения требований синхронизации и целостности сигнала. Синтез дерева часов и Маршрутизация следуют, завершая процесс физического проектирования. Во многих случаях части или весь процесс физического проектирования повторяются несколько раз, пока не будет достигнуто закрытие проекта.

В случае специализированных интегральных схем или специализированных интегральных схем (ASIC) область компоновки ядра микросхемы состоит из ряда рядов с фиксированной высотой, с некоторыми или без промежутков между ними. Каждая строка состоит из ряда участков, которые могут быть заняты компонентами схемы. Бесплатный сайт - это сайт, который не занят никакими компонентами. Компоненты схемы представляют собой стандартные ячейки, макроблоки или площадки ввода / вывода. Стандартные ячейки имеют фиксированную высоту, равную высоте строки, но переменную ширину. Ширина ячейки - это целое число участков. С другой стороны, блоки обычно больше ячеек и имеют переменную высоту, что позволяет растягивать несколько строк. Некоторые блоки могут иметь заранее назначенные местоположения - скажем, из предыдущего процесса планирования этажа - которые ограничивают задачу укладчика назначением местоположений только для ячеек. В этом случае блоки обычно называются фиксированными блоками. В качестве альтернативы, некоторые или все блоки могут не иметь заранее назначенных местоположений. В этом случае они должны быть размещены вместе с ячейками в том, что обычно называется размещением в смешанном режиме.

В дополнение к ASIC, размещение сохраняет свое первостепенное значение в структурах вентильных матриц, таких как программируемые пользователем вентильные массивы (FPGA). В ПЛИС размещение сопоставляет подсхемы схемы в программируемые логические блоки ПЛИС таким образом, чтобы гарантировать завершение последующего этапа маршрутизации.

• 1 Цели и ограничения
• 2 Основные методы
• 3 См. Также
• 4 Дополнительная литература / Внешние ссылки
• 5 Ссылки

Размещение обычно формулируется как задача оптимизации с ограничениями . Ограничение состоит в том, чтобы удалить перекрытия между всеми экземплярами в списке соединений. Цели оптимизации могут быть множественными, которые обычно включают:

• Общая длина проводов : минимизация общей длины проводов или суммы длин всех проводов в проекте является основной задачей большинства существующих россыпей. Это не только помогает минимизировать размер кристалла и, следовательно, стоимость, но также минимизирует мощность и задержку, которые пропорциональны длине провода (это предполагает, что в длинные провода вставлена ​​дополнительная буферизация; это делают все потоки современного дизайна.)
• Синхронизация : Цикл тактов микросхемы определяется задержкой его самого длинного пути, обычно называемого критическим путем. Учитывая спецификацию производительности, укладчик должен убедиться, что не существует пути с задержкой, превышающей максимальную заданную задержку.
• Перегрузка : хотя необходимо минимизировать общую длину провода для соответствия общим ресурсам маршрутизации, также необходимо соответствовать ресурсам маршрутизации в различных локальных областях основной области чипа. Перегруженный регион может привести к чрезмерным обходным маршрутам или сделать невозможным завершение всех маршрутов.
• Мощность : Минимизация мощности обычно включает в себя распределение местоположений компонентов ячеек, чтобы снизить общее энергопотребление, уменьшить количество горячих точек, и плавные градиенты температуры.
• Вторичной целью является минимизация времени выполнения размещения .

Размещение делится на глобальное размещение и детальное размещение. Глобальное размещение вносит кардинальные изменения, распределяя все экземпляры в соответствующие места в глобальном масштабе с небольшими допустимыми перекрытиями. Детальное размещение перемещает каждый экземпляр в близлежащее юридическое место с очень умеренным изменением макета. Размещение и общее качество дизайна больше всего зависят от общей производительности размещения.

Раньше размещение интегральных схем осуществлялось комбинаторными подходами. Когда конструкция ИС была рассчитана на тысячу вентилей, методики имитации отжига, такие как TimberWolf, демонстрируют наилучшие характеристики. Когда дизайн ИС вошел в интеграцию в миллионном масштабе, размещение было достигнуто за счет рекурсивного разбиения гиперграфа, как у Капо.

Квадратичное размещение позже превзошло комбинаторные решения как по качеству, так и по стабильности. ГОРДИАН формулирует стоимость длины провода как квадратичную функцию, при этом разделяя ячейки на части посредством рекурсивного разделения. Алгоритм моделирует плотность размещения как линейный член в квадратичной функции стоимости и решает проблему размещения с помощью чистого квадратичного программирования. Большинство современных квадратичных россыпей (KraftWerk, FastPlace, SimPL) следуют этой схеме, каждая из которых имеет свою эвристику для определения силы линейной плотности.

Нелинейное размещение обеспечивает лучшую производительность по сравнению с другими категориями алгоритмов. В первом подходе длина провода моделируется экспоненциальными (нелинейными) функциями, а плотность - локальными кусочно-квадратичными функциями, для достижения большей точности и повышения качества. Последующие академические работы в основном включают APlace и NTUplace.

ePlace - это современный алгоритм глобального размещения. Он распределяет экземпляры друг от друга, моделируя электростатическое поле, что приводит к минимальным накладным расходам на качество и, таким образом, обеспечивает наилучшую производительность.

• Автоматизация проектирования электроники
• Схема проектирования (EDA)
• Проектирование интегральных схем
• План (микроэлектроника)
• Размещение и прокладка

Следующие академические журналы предоставляют дополнительную информацию об EDA

• IEEE Transactions по автоматизированному проектированию интегральных схем и систем (TCAD)
• ACM Transactions по автоматизации проектирования электронных систем (TODAES)
• Транзакции IEEE в системах очень большой интеграции (TVLSI)

1. ^S. Киркпатрик, К. Д. Дж. Мл. И М. П. Векки. Оптимизация путем имитации отжига. Science, 220 (4598): 671–680, 1983.
2. ^С. Сечен и А. Сангиованни-Винчентелли. TimberWolf3.2: новый стандартный пакет размещения ячеек и глобальной маршрутизации. В DAC, страницы 432–439, 1986.
3. ^Джордж Карипис, Раджат Аггарвал, Випин Кумар и Шаши Шекхар. Многоуровневое разбиение гиперграфа: приложения в домене СБИС. In DAC, pp. 526-529, 1997.
4. ^Caldwell, A.E.; Kahng, A.B.; Марков, И. (Июнь 2000 г.). «Может ли только рекурсивное деление пополам создавать маршрутизируемые размещения? ». Материалы 37-й конференции по автоматизации проектирования. стр. 477–482.
5. ^Kleinhans, J.M.; Sigl, G.; Johannes, F.M.; Антрайх, К.Дж. (Март 1991 г.). «ГОРДИАН: Размещение СБИС методом квадратичного программирования и оптимизация нарезки». Транзакции IEEE по автоматизированному проектированию интегральных схем и систем. 10(3): 356–365. doi : 10.1109 / 43.67789. S2CID 15274014.
6. ^H. Эйзенманн и Ф. М. Йоханнес. Общее глобальное размещение и планирование этажа. В DAC, страницы 269–274, 1998.
7. ^P. Шпиндлер, У. Шлихтманн и Ф. М. Йоханнес. Kraftwerk2 - Квадратичный подход к размещению с быстрым направлением силы с использованием точной сетевой модели. IEEE TCAD, 27 (8): 1398–1411, 2008.
8. ^Н. Вишванатан, М. Пан и Ч. Чу. FastPlace3.0: быстрый многоуровневый квадратичный алгоритм размещения с контролем перегрузки при размещении. В ASPDAC, страницы 135–140, 2007.
9. ^Kim, M.-C.; Ли Д.-Дж.; Марков И.Л. (Январь 2011 г.). «SimPL: эффективный алгоритм размещения». Транзакции IEEE по автоматизированному проектированию интегральных схем и систем. 31(1): 50–60. doi : 10.1109 / TCAD.2011.2170567.
10. ^W. К. Нейлор, Р. Донелли и Л. Ша. Система нелинейной оптимизации и метод оптимизации длины провода и задержки для автоматического устройства для укладки электрических цепей. В патенте США 6301693, 2001.
11. ^A. Б. Канг, С. Реда и К. Ван, «Архитектура и детали высококачественной крупномасштабной аналитической россыпи», в ICCAD 2005, стр. 891-898.
12. ^Т.-К. Чен, З.-В. Цзян, Т.-К. Сюй, Х.-К. Чен, Ю.-В. Чанг. NTUPlace3: аналитическая россыпь для крупномасштабных проектов разного размера с предварительно размещенными блоками и ограничением плотности. IEEE TCAD, 27 (7): 1228–1240, 2008.
13. ^J. Лу, П. Чен, К.-К. Чанг, Л. Ша, Д. Ж.-С. Хуанг, К.-К. Тэн и Ч.-К. Ченг, "ePlace: размещение на основе электростатики с использованием метода Нестерова", DAC 2014, стр. 1-6.