Teraflops Research Chip

редактировать
Teraflops Research Chip
Общая информация
Запущен2006
РазработаноИсследовательской программой Intel Tera-Scale Computing Program
Производительность
Макс. ЦП тактовая частота 5,67 ГГц
Разрядность данных38 бит
Архитектура и классификация
Инструкции96 бит VLIW
Физические характеристики
Транзисторы
  • 100000000
Ядра
  • 80
Разъем (ы)
  • индивидуальный 1248-контактный LGA (343 сигнальных контакта)
История
ПреемникXeon Phi

Intel Teraflops Research Chip (кодовое название Polaris) - это исследовательский многоядерный процессор, содержащий 80 ядер, использующий сеть на кристалле, разработанная в рамках программы компьютерных исследований Intel Tera-Scale. Он был изготовлен с использованием процесса 65 нм CMOS с восемью слоями медного межсоединения и содержит 100 миллионов транзисторов на кристалле диаметром 275 мм. Целью его разработки было продемонстрировать модульную архитектуру, способную обеспечить стабильную производительность 1,0 TFLOPS при рассеивании менее 100 Вт. Исследования, проведенные в рамках проекта, позже были включены в Xeon Phi. Техническим руководителем проекта был Шрирам Р. Вангал.

Процессор был первоначально представлен на форуме разработчиков Intel 26 сентября 2006 г. и официально объявлен 11 февраля 2007 г. Микросхема была представлена ​​на Международной конференции по твердотельным схемам в 2007 г. IEEE вместе с техническими характеристиками.

Чип состоит из ячеистой сети 10x8 2D из ядер и номинально работает на частоте 4 ГГц. Каждое ядро, называемое плиткой (3 мм), содержит механизм обработки и 5-портовый маршрутизатор с коммутацией «червоточины» (0,34 мм) с мезохронными интерфейсами с полосой пропускания 80 ГБ. / с и задержкой 1,25 нс на частоте 4 ГГц. Механизм обработки в каждой плитке содержит два независимых 9-ступенчатых конвейера, блока умножения с плавающей запятой одинарной точности (FPMAC), 3 КБ памяти однократных инструкций и 2 КБ памяти данных. Каждый блок FPMAC может выполнять 2 операции с плавающей запятой одинарной точности за цикл. Таким образом, каждая плитка имеет расчетную пиковую производительность 16 GFLOPS при стандартной конфигурации 4 ГГц. 96-битное очень длинное командное слово (VLIW) кодирует до восьми операций за цикл. Пользовательский набор инструкций включает инструкции для отправки и получения пакетов в / из сети микросхемы, а также инструкции для сна и пробуждения конкретной плитки. Под каждой плиткой модуль 256 КБ SRAM (кодовое название Freya) был сложен в трехмерный стек, таким образом приближая память к процессору и увеличивая общую пропускную способность памяти до 1 ТБ / с за счет более высокой стоимости, теплового стресса и задержки, а также небольшой общей емкости 20 МБ. Было показано, что сеть Polaris имеет полосу пропускания пополам 1,6 Тбит / с на 3,16 ГГц и 2,92 Тбит / с на 5,67 ГГц.

Тайловая диаграмма чипа Teraflops Research.

Другие важные особенности чипа Teraflops Research включают его детализированное управление питанием с 21 независимой зоной ожидания на плитке и динамической спящей плиткой, а также очень высокая энергоэффективность с теоретическим пиком 27 гигафлопс / Вт при 0,6 В и фактическим 19,4 гигафлопс / Вт на трафарете при 0,75 В.

Типы команд и их задержка
Тип инструкцииЗадержка (циклы)
FPMAC9
LOAD / STORE2
SEND / RECEIVE2
JUMP / BRANCH1
STALL / WFD?
SLEEP / WAKE6
Производительность приложения Teraflops Research Chip
ПриложениеFLOP {\ displaystyle FLOP}{\ displaystyle FLOP} countTFLOPS avg {\ displaystyle {\ text {TFLOPS}} _ {avg} }{\ displaystyle {\ text {TFLOPS}} _ {avg}} % TFLOPS, пик {\ displaystyle \% {\ text {TFLOPS}} _ {peak}}{\ displaystyle \% {\ text {TFLOPS}} _ {пик}} Активные плитки
Stencil 358K1,0073,3%80
SGEMM:

Умножение матрицы

2,63M0,5137,5%80
Таблица64,2K0,4533,2 %80
2D FFT 196K0,022,73%64
Экспериментальные результаты терафлопс Исследовательский чип
VCC {\ displaystyle V_ {CC}}V _ {{CC}} fmax {\ displaystyle f_ {max}}f _ {{макс}} пиковое значение TFLOPS {\ displaystyle {\ text {TFLOPS}} _ {peak}}{\ displaystyle {\ text {TFLOPS}} _ {пик}} МощностьT {\ displaystyle T}T Источник
0,60 В1,0 ГГц0,32 TFLOPS11 Вт110 ° C
0,675 В1,0 ГГц0,32 TFLOPS15,6 Вт80 ° C
0,70 В1,5 ГГц0,48 терафлопс25 Вт110 ° C
0,70 В1,35 ГГц0,43 терафлопс18 Вт80 ° C
0,75 В1,6 ГГц0,51 терафлопс21 Вт80 ° C
0,80 В2,1 ГГц0,67 TFLOPS42 Вт110 ° C
0,80 В2,0 ГГц0,64 терафлопс26 Вт80 ° C
0,85 В2,4 ГГц0,77 терафлопс32 Вт80 ° C
0,90 В2,6 ГГц0,83 терафлопс70 Вт110 ° C
0,90 В2,85 ГГц0,91 терафлопс45 Вт80 ° C
0,95 В3,16 ГГц1,0 TFLOPS62 Вт80 ° C
1,00 В3,13 ГГц1,0 терафлопс98 Вт110 ° C
1,00 В3,8 ГГц1,22 терафлопс78 Вт80 ° C
1,05 В4,2 ГГц1,34 терафлопс82 Вт80 ° C
1,10 В3,5 ГГц1,12 TFLOPS135 Вт110 ° C
1,10 В4,5 ГГц1,44 TFLOPS105 Вт80 ° C
1,15 В4,8 ГГц1,54 терафлопс128 Вт80 ° C
1,20 В4,0 ГГц1,28 терафлопс181 Вт110 ° C
1,20 В5,1 ГГц1,63 терафлопс152 Вт80 ° C
1,25 В5,3 ГГц1,70 терафлопс165 W80 ° C
1,30 В4,4 ГГц1,39 TFLOPS?110 ° C
1,30 В5,5 ГГц1,76 терафлопс210 Вт80 ° C
1,35 В5,67 ГГц1,81 терафлопс230 Вт80 ° C
1,40 В4,8 ГГц1,52 терафлопс?110 ° C
Проблемы

Intel стремилась помочь в разработке программного обеспечения для новой экзотической архитектуры, создав новую модель программирования, специально для чипа, названную Ct. Модель так и не получила того, на что надеялась Intel, и в конечном итоге была включена в Intel Array Building Blocks, ныне несуществующую библиотеку C ++.

См. Также
Примечания
Ссылки
Последняя правка сделана 2021-06-10 13:48:56
Содержание доступно по лицензии CC BY-SA 3.0 (если не указано иное).
Обратная связь: support@alphapedia.ru
Соглашение
О проекте