Войти
Архитектура асинхронного массива простых процессоров (AsAP ) состоит из двухмерного массива программируемых процессоров пониженной сложности с небольшой памятью блокнота, соединенной реконфигурируемой ячеистой сетью. AsAP был разработан исследователями из Лаборатории вычислений СБИС (VCL) Калифорнийского университета в Дэвисе и обеспечивает высокую производительность и энергоэффективность при использовании относительно небольшой площади схемы.
Процессоры AsAP хорошо подходят для реализации в будущих технологиях производства и синхронизируются в режиме глобально асинхронно локально синхронно (GALS). Отдельные генераторы полностью останавливаются (только утечка) за 9 циклов, когда нет работы, и перезапускаются на полной скорости менее чем за один цикл после того, как работа станет доступной. Микросхема не требует никаких кварцевых генераторов, контуров фазовой автоподстройки, контуров автоподстройки частоты, глобального тактового сигнала или каких-либо глобальных частот или сигналы, связанные с фазой вообще.
Многопроцессорная архитектура эффективно использует параллелизм на уровне задач во многих сложных DSP приложениях, а также эффективно вычисляет множество больших задач, используя мелкозернистый параллелизм.
Блок-схемы одного процессора AsAP и микросхемы 6x6 AsAP 1.0 AsAP использует несколько новых ключевых функций, четыре из которых:
Фотография кристалла микросхемы AsAP с 36 процессорами первого поколения Чип, содержащая 36 Программируемые процессоры (6x6) были запечатаны в мае 2005 года в 0,18 мкм CMOS с использованием технологии синтезированных стандартных ячеек и полностью функциональны. Процессоры на кристалле работают с тактовой частотой от 520 МГц до 540 МГц при напряжении 1,8 В, и каждый процессор в среднем рассеивает 32 мВт при выполнении приложений на частоте 475 МГц.
Большинство процессоров работают с тактовой частотой более 600 МГц при напряжении 2,0 В, что делает AsAP одним из самых известных производимых процессоров (программируемых или непрограммируемых) с самой высокой тактовой частотой, когда-либо разработанных в университете; он является вторым по величине в опубликованных научных статьях.
При 0,9 В средняя мощность приложения на процессор составляет 2,4 мВт при 116 МГц. Каждый процессор занимает всего 0,66 мм².
Фотография кристалла микросхемы AsAP 2 с 167 процессорами второго поколения Конструкция КМОП 65 нм второго поколения содержит 167 процессоров с выделенным быстрым преобразованием Фурье (БПФ), декодер Витерби и видео процессоры оценки движения ; 16 КБ общей памяти; и межпроцессорное соединение на большом расстоянии. Программируемые процессоры могут индивидуально и динамически изменять напряжение питания и тактовую частоту. Чип полностью исправен. Процессоры работают с тактовой частотой до 1,2 ГГц при напряжении 1,3 В, что считается самой высокой тактовой частотой процессора, разработанной в любом университете. При 1,2 В они работают на частоте 1,07 ГГц и 47 мВт при 100% активности. При 0,675 В они работают на частоте 66 МГц и 608 мкВт при 100% активности. Эта рабочая точка обеспечивает 1 триллион операций MAC или арифметико-логического устройства (ALU) в секунду с рассеиваемой мощностью всего 9,2 Вт. Благодаря архитектуре MIMD и остановке тонкозернистого тактового генератора, эта энергоэффективность на операцию почти идеально постоянна для самых разных рабочих нагрузок, что не характерно для многих архитектур.
Завершено кодирование многих DSP и общих задач для AsAP. Сопоставленные задачи включают: фильтры, сверточные кодеры, перемежители, сортировку, квадратный корень, CORDIC sin / cos / arcsin / arccos, умножение матриц, генераторы псевдослучайных чисел, быстрое преобразование Фурье (БПФ) длины 32–1024, полный k = 7 декодер Витерби, кодер JPEG, полный полностью совместимый процессор основной полосы частот для передатчик и приемник беспроводной локальной сети IEEE 802.11a / g и полный блок сжатия CAVLC для кодировщика H.264. Блоки подключаются напрямую, без каких-либо изменений. Результаты по мощности, пропускной способности и площади обычно во много раз лучше, чем у существующих программируемых процессоров DSP.
Архитектура позволяет четко разделить программирование и межпроцессорную синхронизацию, полностью реализуемую аппаратно. Недавно завершенный компилятор C и инструмент автоматического сопоставления еще больше упрощают программирование.
