Циклов на инструкцию

В компьютерной архитектуре, циклов на инструкцию (иначе тактов на инструкцию, тактов на инструкцию или CPI ) - один из аспектов процессора производительность: среднее количество тактовых циклов на инструкцию для программы или фрагмента программы. Это мультипликативный обратный инструкций за цикл.

• 1 Определение
• 2 Пояснение
• 3 Примеры
  • 3.1 Пример 1
  • 3.2 Пример 2
• 4 См. Также
• 5 Ссылки

Среднее количество циклов на инструкцию в данном процессе определяется следующим образом:

$CPI\; =\; \Sigma \; i\; (IC\; i)\; (CC\; i)\; IC\; \{\backslash \; displaystyle\; CPI\; =\; \{\backslash \; frac\; \{\backslash \; Sigma\; \_\; \{i\}\; (IC\_\; \{i\})\; (CC\_\; \{i\})\}\; \{IC\}\}\}$

где $IC\; i\; \{\backslash \; displaystyle\; IC\_\; \{i\; \}\}$- количество инструкций для данного типа инструкций. $i\; \{\backslash \; displaystyle\; i\}$, $CC\; i\; \{\backslash \; displaystyle\; CC\_\; \{i\}\}$- часы- циклов для этого типа команды, а $IC\; =\; \Sigma \; i\; (IC\; i)\; \{\backslash \; displaystyle\; IC\; =\; \backslash \; Sigma\; \_\; \{i\}\; (IC\_\; \{i\})\}$- общее количество команд. Суммирование сумм по всем типам инструкций для данного процесса тестирования.

Предположим, что классический конвейер RISC со следующими пятью этапами:

1. Цикл выборки инструкций (IF).
2. Инструкция цикл декодирования / выборки регистра (ID).
3. Цикл выполнения / эффективного адреса (EX).
4. Доступ к памяти (MEM).
5. Цикл обратной записи (WB).

Каждый этап требует одного тактового цикла, и инструкция проходит через этапы последовательно. Без конвейерной обработки в многоцикловом процессоре новая инструкция выбирается на этапе 1 только после того, как предыдущая инструкция завершается на этапе 5, поэтому количество тактовых циклов, необходимых для выполнения инструкция - пять (CPI = 5>1). В этом случае процессор называется субскалярным. При конвейерной обработке новая инструкция выбирается каждый такт за счет использования параллелизма на уровне инструкций, поэтому, поскольку теоретически можно иметь пять инструкций на пяти этапах конвейера одновременно (одна инструкция на этап), другая инструкция будет завершать этап 5 за каждый такт, и в среднем количество тактов, необходимых для выполнения инструкции, равно 1 (CPI = 1). В этом случае процессор называется скалярным.

Для процессора с одним исполнительным блоком наилучший достижимый CPI равен 1. Однако с процессором с несколькими исполнительными блоками можно достичь еще лучших значений CPI (CPI < 1). In this case, the processor is said to be суперскаляр. Чтобы получить лучшие значения CPI без конвейерной обработки, количество исполнительных блоков должно быть больше, чем количество этапов. Например, с шестью исполнительными блоками шесть новых инструкций выбираются на этапе 1 только после шести предыдущих инструкций. завершаются на этапе 5, поэтому в среднем количество тактов, необходимых для выполнения инструкции, составляет 5/6 (CPI = 5/6 < 1). To get better CPI values with pipelining, there must be at least two execution units. For example, with two executions units, two new instructions are fetched every clock cycle by exploiting instruction-level parallelism, therefore two different instructions would complete stage 5 in every clock cycle and on average the number of clock cycles it takes to execute an instruction is 1/2 (CPI = 1/2 < 1).

Пример 1

Для многоциклового MIPS существует пять типов инструкций:

• Загрузка (5 циклов)
• Сохранение (4 цикла)
• R-тип (4 циклов)
• Переход (3 цикла)
• Переход (3 цикла)

Если программа имеет:

• 50% инструкций загрузки
• 25% сохраненных инструкций
• 15% инструкций R-типа
• 8% инструкций перехода
• 2% инструкций перехода

тогда CPI:

$CPI\; =\; 5\; \times \; 50\; +\; 4\; \times \; 25\; +\; 4\; \times \; 15\; +\; 3\; \times \; 8\; +\; 3\; \times \; 2\; 100\; =\; 4,4\; \{\backslash \; displaystyle\; \{\backslash \; text\; \{CPI\}\}\; =\; \{\backslash \; frac\; \{5\; \backslash \; times\; 50\; +\; 4\; \backslash \; times\; 25\; +\; 4\; \backslash \; times\; 15\; +\; 3\; \backslash \; times\; 8\; +\; 3\; \backslash \; times\; 2\}\; \{100\}\}\; =\; 4,4\}$

Пример 2

Для выполнения программы тестирования был использован процессор 400 МГц со следующим и тактовым циклом count:

Определите эффективный CPI, MIPS (Миллионы инструкций в секунду) скорость и время выполнения этой программы.

$ИПЦ\; =\; 45000\; \times \; 1\; +\; 32000\; \times \; 2\; +\; 15000\; \times \; 2\; +\; 8000\; \times \; 2\; 100000\; =\; 155000\; 100000\; =\; 1,55\; \{\backslash \; displaystyle\; \{\backslash \; text\; \{CPI\}\}\; =\; \{\backslash \; frac\; \{45000\; \backslash \; times\; 1\; +\; 32000\; \backslash \; times\; 2\; +15000\; \backslash \; times\; 2\; +\; 8000\; \backslash \; times\; 2\}\; \{100000\}\}\; =\; \{\backslash \; frac\; \{155000\}\; \{100000\}\}\; =\; 1,55\}$

$400\; МГц\; =\; 400,\; 000,\; 000\; Гц\; \{\backslash \; displaystyle\; 400\; \backslash ,\; \{\backslash \; text\; \{MHz\}\}\; =\; 400\; 000\; 000\; \backslash ,\; \{\backslash \; text\; \{Hz\}\}\}$

с: $MIPS\; \propto \; 1\; /\; CPI\; \{\backslash \; displaystyle\; \{\backslash \; text\; \{MIPS\}\}\; \backslash \; propto\; 1\; /\; \{\backslash \; text\; \{CPI\}\}\; \}$и $MIPS\; \propto \; тактовая\; частота\; \{\backslash \; displaystyle\; \{\backslash \; text\; \{MIPS\}\}\; \backslash \; propto\; \{\backslash \; text\; \{тактовая\; частота\}\}\}$

$Эффективная\; производительность\; процессора\; =\; MIPS\; =\; тактовая\; частота\; CPI\; \times \; 1\; 1\; миллион\; =\; 400\; 000\; 000\; 1,55\; \times \; 1000000\; =\; 400\; 1,55\; =\; 258\; MIPS\; \{\backslash \; displaystyle\; \{\backslash \; text\; \{Эффективная\; производительность\; процессора\}\}\; =\; \{\backslash \; text\; \{MIPS\}\}\; =\; \{\backslash \; frac\; \{\backslash \; text\; \{тактовая\; частота\}\}\; \{\; \backslash \; text\; \{CPI\}\}\}\; \backslash \; times\; \{\backslash \; frac\; \{1\}\; \{\backslash \; text\; \{1\; миллион\}\}\}\; =\; \{\backslash \; frac\; \{400\; 000\; 000\}\; \{1,55\; \backslash \; times\; 1000000\}\}\; =\; \{\backslash \; frac\; \{400\}\; \{1,55\}\}\; =\; 258\; \backslash ,\; \{\backslash \; text\; \{MIPS\}\}\}$

Следовательно:

$Время\; выполнения\; (T)\; =\; CPI\; \times \; количество\; команд\; \times \; время\; часов\; =\; CPI\; \times \; частота\; счета\; команд\; =\; 1,55\; \times \; 100000\; 40\; 0\; \times \; 1000000\; =\; 1,55\; 4000\; =\; 0,0003875\; сек\; =\; 0,3875\; мс\; \{\backslash \; displaystyle\; \{\backslash \; text\; \{Время\; выполнения\}\}\; (T)\; =\; \{\backslash \; text\; \{CPI\}\}\; \backslash \; times\; \{\backslash \; text\; \{Количество\; инструкций\}\}\; \backslash \; times\; \{\backslash \; text\; \{\; clock\; time\}\}\; =\; \{\backslash \; frac\; \{\{\backslash \; text\; \{CPI\}\}\; \backslash \; times\; \{\backslash \; text\; \{Количество\; инструкций\}\}\}\; \{\backslash \; text\; \{frequency\}\}\}\; =\; \{\backslash \; frac\; \{1,55\; \backslash \; times\; 100000\}\; \{400\; \backslash \; times\; 1000000\; \}\}\; =\; \{\backslash \; frac\; \{1.55\}\; \{4000\}\}\; =\; 0.0003875\; \backslash ,\; \{\backslash \; text\; \{sec\}\}\; =\; 0.3875\; \backslash ,\; \{\backslash \; text\; \{ms\}\}\}$

• Циклов в секунду (Hz )
• Инструкций за цикл (IPC)
• Инструкций в секунду (IPS)
• Миф о мегагерцах
• MIPS
• В статье эталонный тест содержится полезное введение в измерение производительности компьютера для читателей, интересующихся данной темой.