Войти
В цифровых схемах логический уровень одно из конечного числа состояний, в которых может находиться цифровой сигнал. Логические уровни обычно представлены разницей напряжения между сигналом и землей, хотя существуют и другие стандарты. Диапазон уровней напряжения, которые представляют каждое состояние, зависит от используемого семейства логических схем .
В двоичной логике два уровня логический высокий и младший логический, которые обычно соответствуют двоичным числам 1 и 0 соответственно. Сигналы с одним из этих двух уровней могут использоваться в булевой алгебре для проектирования или анализа цифровых схем.
Использование верхнего или нижнего уровня напряжения для представления любого логического состояния является произвольным. Двумя вариантами являются активный высокий и активный низкий . Состояния активный высокий и активный низкий могут быть смешаны по желанию: например, интегральная схема постоянной памяти может иметь сигнал выбора микросхемы, который имеет низкий активный уровень, но биты данных и адреса обычно являются активный высокий. Иногда логический план упрощается путем инвертирования выбора активного уровня (см. законы Де Моргана ).
| Логический уровень | Активный высокий сигнал | Активный низкий сигнал |
|---|---|---|
| Логический высокий уровень | 1 | 0 |
| Логический низкий уровень | 0 | 1 |
Имя активного Обычно низкий сигнал обозначается полосой над ним, чтобы отличить его от сигнала активного высокого уровня. Например, имя Q, читаемое как «Q bar» или «Q not», представляет сигнал активного низкого уровня. Обычно используются следующие условные обозначения:
Многие управляющие сигналы в электронике являются активными - низкие сигналы (обычно линии сброса, линии выбора микросхемы и т. д.). Логические семейства, такие как TTL, могут потреблять больше тока, чем они могут обеспечить, поэтому разветвление и помехозащищенность увеличиваются. Это также позволяет использовать логику проводного ИЛИ, если логические вентили - открытый коллектор / открытый сток с подтягивающим резистором. Примерами этого являются шина I²C и сеть контроллеров (CAN), а также локальная шина PCI.
. Некоторые сигналы имеют значение в обоих состояниях, и обозначения могут укажите такие. Например, обычно имеется линия чтения / записи, обозначенная как R / W, что указывает на высокий уровень сигнала в случае чтения и низкий уровень в случае записи.
Два логических состояния обычно представлены двумя разными напряжениями, но два разных тока используются в некоторой логической сигнализации, например, цифровой ток интерфейс петли и логика текущего режима. Для каждого логического семейства указаны верхний и нижний пороги. Когда ниже нижнего порога, сигнал «низкий». Когда выше верхнего порога, сигнал "высокий". Промежуточные уровни не определены, поэтому поведение схемы сильно зависит от реализации.
Обычно допускаются некоторые допуски в используемых уровнях напряжения; например, от 0 до 2 вольт может представлять логический 0, а от 3 до 5 вольт - логический 1. Напряжение от 2 до 3 вольт будет недопустимым и возникнет только в случае неисправности или во время перехода логического уровня. Однако немногие логические схемы могут обнаружить такое состояние, и большинство устройств интерпретируют сигнал просто как высокий или низкий неопределенным или зависящим от устройства способом. Некоторые логические устройства включают входы триггера Шмитта, поведение которых гораздо лучше определяется в области пороговых значений, и они обладают повышенной устойчивостью к небольшим изменениям входного напряжения. Проблема разработчика схем состоит в том, чтобы избежать обстоятельств, которые создают промежуточные уровни, чтобы схема работала предсказуемо.
| Технология | L напряжение | H напряжение | Примечания |
|---|---|---|---|
| CMOS | от 0 В до 1/3 В DD | 2/3 В DD до V DD | VDD= напряжение питания |
| TTL | от 0 В до 0,8 В | 2 В до V CC | VCC= 5 В ± 10 % |
Почти все цифровые схемы используют согласованный логический уровень для всех внутренних сигналов. Однако этот уровень варьируется от одной системы к другой. Для соединения любых двух логических семейств часто требовались специальные методы, такие как дополнительные подтягивающие резисторы или специальные интерфейсные схемы, известные как переключатели уровня. Сдвигатель уровня соединяет одну цифровую схему, которая использует один логический уровень, с другой цифровой схемой, которая использует другой логический уровень. Часто используются два переключателя уровня, по одному в каждой системе: драйвер линии преобразует внутренние логические уровни в уровни линий стандартного интерфейса; линейный приемник преобразует уровни интерфейса во внутренние уровни напряжения.
Например, уровни TTL отличаются от уровней CMOS. Как правило, выход TTL не поднимается достаточно высоко, чтобы его можно было надежно распознать как логическую 1 входом CMOS, особенно если он подключен только к входу CMOS с высоким входным сопротивлением, который не является источником значительного тока. Эта проблема была решена изобретением семейства устройств 74HCT, использующих технологию CMOS, но с логическими уровнями входа TTL. Эти устройства работают только с источником питания 5 В.
В трехуровневой логике устройство вывода может находиться в одном из трех возможных состояний: 0, 1 или Z, причем последнее означает высокий импеданс. Это не логический уровень, но означает, что выход не контролирует состояние подключенной цепи.
4-уровневая логика добавляет четвертое состояние, X («безразлично»), что означает, что значение сигнала неважно и не определено. Это означает, что вход не определен или выходной сигнал может быть выбран для удобства реализации (см. карту Карно § Не волнует ).
IEEE 1164 определяет 9 логических состояний для использования в автоматизации проектирования электроники. Стандарт включает сильные и слабые управляемые сигналы, высокий импеданс, а также неизвестные и неинициализированные состояния.
В твердотельных запоминающих устройствах многоуровневая ячейка хранит данные с использованием нескольких напряжений. Хранение n битов в одной ячейке требует, чтобы устройство надежно различало 2 различных уровня напряжения.
