Войти
 | |
| Тип | Private |
|---|---|
| Industry | Semiconductors |
| Основан | 2004 |
| Главный офис | Израиль |
| Продукты | Многоядерные |
| Веб-сайт | Plurality.com |
Plurality Ltd. - израильская полупроводниковая компания, разработчик технологии HyperCore и многоядерного процессора HAL (HyperCore Architecture Line) . Компания является членом Multicore Association.
Plurality разрабатывает технологию HyperCore CPU, которая представляет собой мультипроцессор на основе MIMD 32-бит RISC на одном чип, и содержит от 16 до 256 ядер. Технология HyperCore поддерживает выполнение как мелкозернистого, так и грубого параллелизма благодаря специальному аппаратному синхронизатору / планировщику, общей памяти и модели программирования на основе задач.
Синхронизатор / планировщик технологии HyperCore (запатентованный, см. Также ниже) устраняет необходимость многократного выполнения специальной программы ядра, управляющей и решающей, какая задача (или поток ) в настоящее время назначать и выполнять на данном процессоре. Возможность аппаратной синхронизации задач позволяет процессору поддерживать детализированные программы и достигать почти линейного ускорения. Детализированные программы могут выполняться только тогда, когда продолжительность задач значительно короче, чем накладные расходы, вносимые планировщиком . Совместно используемая память HyperCore (заявка на патент) позволяет избежать проблем с согласованностью и сохранить единое пространство памяти для всех ядер в системе, что значительно упрощает модель программирования.
Dr. Нимрод Байер и доктор Ран Гиносар, два из основателей компании Plurality, получили патент США 5202987 («Синхронизатор / планировщик высокой скорости потока для многопроцессоров») на основную технологию компании 13 апреля 1993 года. чем 30 последующих патентов. Реферат патента выглядит следующим образом:
«Устройство синхронизации / планировщика с высокой скоростью потока для многопроцессорной системы во время выполнения программы, содержит матрицу соединений для мониторинга и обнаружения вычислительных задач, которые разрешены для выполнения, содержащих задачу. карта и сеть узлов для распространения на процессоры информации или вычислительных задач, которые, как обнаружено, разрешаются матрицей соединений.Сеть узлов обладает способностью разлагать информацию о пакете распределенных вычислительных задач на сообщения более тонких подпакетов, которые должны быть отправляется процессорам, а также возможность объединения пакетов информации о завершении вычислительных задач в более полный пакет. Также описывается способ выполнения синхронизации / планирования в многопроцессорной системе этого устройства ».
