Intel 4040
редактировать
Intel 4040 Керамический вариант C4040. |
Общая информация |
---|
Выпущен | 1974 |
---|
Снято с производства | 1981 |
---|
Стандартный производитель (-ы) | |
---|
Производительность |
---|
Макс. CPU тактовая частота | от 500 кГц до 740 кГц |
---|
Ширина данных | 4 бит |
---|
Ширина адреса | 12 (мультиплексированный) |
---|
Архитектура и классификация |
---|
Мин. размер функции | 10 μm |
---|
Набор команд | 4-битный BCD ориентированный |
---|
Физические характеристики |
---|
Транзисторы | |
---|
Упаковка (и) | |
---|
Разъем (ы) | |
---|
История |
---|
Предшественник | Intel 4004 |
---|
Преемник | нет (Intel прекратила выпуск своих 4-битных процессоров после 4040.) |
---|
Микропроцессор Intel 4040 был преемником Intel 4004. Он был представлен в 1974 году. В 4040 использовалась технология 10 μm кремниевого затвора увеличивающая нагрузка PMOS, он состоял из 3000 транзисторов и мог выполнять примерно 62000 инструкций в секунду. Общая производительность, схема шины и набор команд были идентичны 4004, с основными улучшениями, заключающимися в добавлении дополнительных строк и инструкций для распознавания и обслуживания прерываний и аппаратных команд Halt / Stop (последнее позволяет оператору: управляемый пошаговый режим для целей отладки), расширенный внутренний стек и регистровое пространство общего назначения «Индекс» для обработки вложенности нескольких подпрограмм и / или прерываний, а также удвоение программы ROM диапазон адресов.
Керамический вариант D4040.
Пластиковый вариант P4040.
Содержание
- 1 Новые функции
- 2 Расширения
- 3 Характеристики
- 4 Конструкторы
- 5 Новые опорные чипы
- 6 Производство
- 7 Примечания
- 8 Ссылки
- 9 Дополнительная литература
Новые возможности
Микроархитектура i4040. NB, «шина данных» также используется для адресации
- прерываний
- , а также аппаратного и программного HALTing.
- маломощный режим ожидания
Расширения
регистры Intel 4040 |
2 | 1 | 0 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | ( позиция бита) | Накопитель | | | A | AНакопитель | Коды условий | | C | CФлаг arry | Индексные регистры | | R0 | R1 | Индексный банк 0 | | R2 | R3 | | | R4 | R5 | | | R6 | R7 | | | R8 | R9 | | | R10 | R11 | | | R12 | R13 | | | R14 | R15 | | | R0 | R1 | Индексный банк 1 | | R2 | R3 | | | R4 | R5 | | | R6 | R7 | | Счетчик программ | ПК | Pпрограмма C счетчик | Стек вызовов с раскрывающимся адресом | PC1 | Уровень вызова 1 | PC2 | Уровень вызова 2 | PC3 | Уровень вызова 3 | PC4 | Уровень вызова 4 | PC5 | Уровень вызова 5 | PC6 | Уровень вызова 6 | PC7 | Уровень вызова 7 |
|
- Набор команд расширен до 60 инструкций (14 новых инструкций добавлены к существующим 46, в основном связанных с обработкой прерываний, остановкой / синтаксисом). gle step и переключение банков ПЗУ)
- Программная память (ПЗУ) расширена до 8 КБ (13-битное адресное пространство) с использованием переключения банков (исходный выбор одного чипа 4004 расширен до двух взаимно эксклюзивные строки)
- Регистры расширены до 24 (8 добавлены к 16 существующим 4-битным универсальным "индексным регистрам", в основном для использования с обработкой прерываний)
- Подпрограмма / прерывание стек расширен до 7 уровней (с использованием специальных внутренних регистров)
Характеристики
- Шина данных: 4-битная
- Адресная шина: 12-битная для ПЗУ (мультиплексированы на шину данных ; адреса потребовалось три цикла шины для передачи, как и в 4004), фактически 13-битное с использованием команд переключения банка; эффективно 10-битный или 8-битный для RAM (8-битный прямой адрес плюс один из четырех, т. е. 2-битный эквивалент, выбор банка; дополнительные 256 ячеек памяти "состояния" требовали использования команд ввода / вывода для чтения или запись из общего 8-битного адресного пространства)
- Напряжение: -15 В постоянного тока
- Рабочая частота: от 500 до 740 кГц, основная тактовая частота (2 фазы, с перекрытием); От 62500 до 92500 8-тактовых машинных циклов в секунду, каждая инструкция требует одного или двух машинных циклов для чтения и выполнения, что означает приблизительное среднее значение 62 kIPS при 740 кГц с равным соотношением.
- Производительность: Заявленное время выполнения ~ 850 мкс для добавления двух 32-битных (8-значных BCD) чисел, или около 1175 таких операций в секунду и примерно 10 машинных циклов на пару цифр.
Разработчики
Федерико Фаггин предложил проект, сформулировал архитектуру и руководил дизайном. Детальный дизайн был выполнен Томом Иннесом (Тиннес из Бристоля).
Новые микросхемы поддержки
- Драйверы 4-битной параллельной шины 3216 и 3226
- 4101 - 256 x 4-бит Статическое ОЗУ
- 4201 - Генератор часов, от 500 до 740 кГц, с использованием кристаллов от 4,000 до 5,185 МГц
- 4207 - 8-битный выходной порт общего назначения
- 4209 - 8-битный входной порт общего назначения
- 4211 - общего назначения 8- битовый порт ввода / вывода
- 4265 - Программируемый ввод / вывод общего назначения
- 4269 - Программируемая клавиатура / дисплей
- 4289 - Стандартный интерфейс памяти (заменяет 4008/4009)
- 4308 - 1K x 8-битное ПЗУ плюс 4 x 4-битных порта ввода-вывода
- 4316 - 2K x 8-битное ROM
- 4702 - 256 x 8-битное EPROM
Производство
Филиппины
Примечания
Ссылки
Дополнительная литература