eSi-RISC - eSi-RISC

eSi-RISC - это конфигурируемая архитектура CPU. Он доступен в пяти реализациях: eSi-1600, eSi-1650, eSi-3200, eSi-3250 и eSi-3264. ESi-1600 и eSi-1650 имеют 16-битный путь к данным, в то время как eSi-32x0s имеют 32-битные пути данных, а eSi-3264 имеет смешанный 32/64-битный канал данных. Каждый из этих процессоров лицензирован как программные IP-ядра, подходящие для интеграции как в ASIC, так и в FPGA.

• 1 Архитектура
• 2 Toolchain
• 3 Ссылки
• 4 Внешние ссылки

Основными особенностями архитектуры eSi-RISC являются:

• RISC -подобная загрузка / сохранение
• Настраиваемый 16-битный, 32-битный или 32/64-битный путь к данным.
• Инструкции кодируются в 16- или 32-битном формате.
• 8, 16 или 32 регистра общего назначения шириной 16 или 32 бита.
• 0, 8, 16 или 32 векторных регистра, шириной 32 или 64 бита.
• До 32 внешних, векторных, вложенных прерываний с присвоением приоритета.
• Настраиваемый набор команд, включая поддержку целочисленных, арифметических операций с плавающей запятой и фиксированной запятой.
• SIMD операции.
• Дополнительная поддержка пользовательских инструкций, таких как криптографическое ускорение.
• Дополнительные кеши (настраиваемый размер и ассоциативность).
• Операция MMU, поддерживающий как защиту памяти, так и динамическую трансляцию адресов.
• AMBA Интерфейсы шины AXI, AHB и APB.
• Ввод-вывод с отображением памяти.
• 5-этапный конвейер.
• Аппаратное обеспечение JTAG отладка.

Хотя существует множество различных 16- или 32-битных мягких микропроцессоров IP-ядер, eSi-RISC единственная архитектура, лицензированная как IP-ядро, имеющая как 16-, так и 32-разрядные реализации.

В отличие от других архитектур RISC, поддерживающих как 16-, так и 32-разрядные инструкции, такие как ARM / Thumb или MIPS / MIPS-16, 16- и 32-разрядные инструкции в архитектуре eSi-RISC могут свободно смешиваться, скорее чем наличие различных режимов, в которых выполняются либо все 16-битные инструкции, либо все 32-битные инструкции. Это улучшает плотность кода без ущерба для производительности. 16-разрядные инструкции поддерживают два операнда регистров в 16 младших регистрах, тогда как 32-разрядные инструкции поддерживают три операнда регистров и доступ ко всем 32 регистрам.

eSi-RISC включает поддержку многопроцессорности. Реализации включали до семи eSi-3250 на одном чипе.

Toolchain eSi-RISC основан на сочетании порта GNU toolchain и Eclipse IDE. Сюда входят:

• GCC - компилятор C / C ++.
• Binutils - Ассемблер, компоновщик и бинарные утилиты.
• GDB - Отладчик.
• Eclipse - интегрированный Среда разработки.

Библиотека C - это Newlib, а библиотека C ++ - это Libstdc ++. Переносимые ОСРВ включают MicroC / OS-II, FreeRTOS, ERIKA Enterprise и Phoenix-RTOS

• домашняя страница eSi-RISC