Войти
Язык описания оборудования Altera (AHDL ) - закрытый язык описания оборудования (HDL), разработанный Altera Corporation. AHDL используется для цифровой логики проектного ввода для Altera сложных программируемых логических устройств (CPLD) и программируемых вентильных матриц (FPGA). Он поддерживается сериями программ для проектирования Altera MAX-PLUS и Quartus. AHDL имеет синтаксис, подобный Ada, и его набор функций сопоставим с синтезируемыми частями языков описания оборудования Verilog и VHDL. В отличие от HDL, таких как Verilog и VHDL, AHDL - это только язык начального проектирования; все его языковые конструкции синтезируемы. По умолчанию программное обеспечение Altera ожидает, что исходные файлы AHDL будут иметь расширение.tdf (файлы текстового дизайна).
% простой счетчик вверх AHDL, выпущенный в общественное достояние 13 ноября 2006 г.%% [блочные цитаты достигнуты со знаком процента]%% как c, функции ahdl должны быть прототипами% PROTOTYPE : СЧЕТЧИК ФУНКЦИЙ (CLK) ВОЗВРАТ (CNTOUT [7..0]); Объявление функции%%, где объявляются входы, выходы и двунаправленные выводы%% также как c, квадратные скобки указывают на массив% SUBDESIGN COUNTER (CLK: INPUT; CNTOUT [7..0]: OUTPUT;)% переменными могут быть любые от триггеров (как в этом случае), буферов с тремя состояниями, конечных автоматов до определяемых пользователем функций% VARIABLE TIMER [7..0]: DFF; %, как и в случае со всеми языками описания оборудования, воспринимайте это не столько как алгоритм, сколько как соединение узлов вместе% BEGIN DEFAULTS TIMER.prn = VCC; % это заботится о сбросе d-ff% TIMER.clrn = VCC; КОНЕЦ ПО УМОЛЧАНИЮ; ТАЙМЕР.d = ТАЙМЕР.q + H "1"; КОНЕЦ;
