Списки инструкций x86 - x86 instruction listings

Набор инструкций x86 относится к набор инструкций, которые поддерживают x86 -совместимые микропроцессоры. Инструкции обычно являются частью исполняемой программы, часто сохраняются в виде компьютерного файла и выполняются на процессоре.

Набор команд x86 был расширен несколько раз, в него были добавлены более широкие регистры и типы данных, а также новые функциональные возможности.

• 1 целочисленные инструкции x86
  • 1.1 Исходный 8086 / 8088 инструкции
  • 1.2 Добавлены в определенные процессоры
    • 1.2.1 Добавлены с 80186/80188
    • 1.2.2 Добавлены с 80286
    • 1.2.3 Добавлены с 80386
    • 1.2.4 Добавлены с 80486
    • 1.2.5 Добавлен с Pentium
    • 1.2.6 Добавлен с Pentium MMX
    • 1.2.7 Добавлен с AMD K6
    • 1.2.8 Добавлен с Pentium Pro
    • 1.2.9 Добавлен с Pentium II
    • 1.2.10 Добавлен с помощью SSE
    • 1.2.11 Добавлен с SSE2
    • 1.2.12 Добавлен с SSE3
    • 1.2.13 Добавлен с SSE4.2
    • 1.2.14 Добавлен с x86-64
    • 1.2.15 Добавлен с AMD-V
    • 1.2.16 Добавлен с Intel VT-x
    • 1.2.17 Добавлен с ABM
    • 1.2.18 Добавлен с BMI1
    • 1.2.19 Добавлен с BMI2
    • 1.2.20 Добавлен с помощью TBM
    • 1.2.21 Добавлен с помощью набора команд CLMUL
    • 1.2.22 Добавлен с Intel ADX
• 2 инструкции с плавающей запятой x87
  • 2.1 Исходные инструкции 8087
  • 2.2 Добавлен в определенные процессоры
    • 2.2.1 Добавлен в 80287
    • 2.2.2 Добавлен в 80387
    • 2.2.3 Добавлен в Pentium Pro
    • 2.2.4 Добавлен в SSE
    • 2.2.5 Добавлены с SSE3
• 3 инструкции SIMD
  • 3.1 инструкции MMX
    • 3.1.1 Исходные инструкции MMX
    • 3.1.2 инструкции MMX, добавленные в определенные процессоры
      • 3.1.2.1 инструкции EMMI
      • 3.1.2.2 Инструкции MMX добавлены с помощью MMX + и SSE
      • 3.1.2.3 Инструкции MMX добавлены с помощью SSE2
      • 3.1.2.4 Инструкции MMX добавлены с помощью SSSE3
  • 3.2 3DNow! инструкции
  • 3.3 3DNow! + инструкции
    • 3.3.1 Добавлены с Athlon и K6-2 +
    • 3.3.2 Добавлены с Geode GX
  • 3.4 Инструкции SSE
  • 3.5 Инструкции SSE2
    • 3.5. 1 SSE2 SIMD-инструкции с плавающей запятой
      • 3.5.1.1 SSE2-инструкции перемещения данных
      • 3.5.1.2 SSE2 упакованные арифметические инструкции
      • 3.5.1.3 SSE2 логические инструкции
      • 3.5.1.4 SSE2-инструкции сравнения
      • 3.5. 1.5 Команды тасования и распаковки SSE2
      • 3.5.1.6 Инструкции преобразования SSE2
    • 3.5.2 Целочисленные инструкции SSE2 SIMD
      • 3.5.2.1 SSE2 MMX-подобные инструкции, расширенные до регистров SSE
      • 3.5.2.2 Целочисленные инструкции SSE2 для SSE регистрирует только
  • 3.6 инструкции SSE3
    • 3.6.1 SSE3 SIMD инструкции с плавающей запятой
    • 3.6.2 SSE3 целочисленные инструкции SIMD
  • 3.7 инструкции SSSE3
  • 3.8 инструкции SSE4
    • 3.8.1 SSE4.1
      • 3.8.1.1 Команды SSE4.1 с плавающей запятой SIMD
      • 3.8.1.2 Целочисленные инструкции SSE4.1 SIMD
    • 3.8.2 SSE4a
    • 3.8.3 SSE4.2
  • 3.9 Полученные из SSE5 инструкции
    • 3.9.1 XO P
    • 3.9.2 F16C
    • 3.9.3 FMA3
    • 3.9.4 FMA4
  • 3.10 AVX
  • 3.11 AVX2
  • 3.12 AVX-512
    • 3.12.1 AVX-512 фундамент
• 4 Криптографические инструкции
  • 4.1 Инструкции Intel AES
  • 4.2 RDRAND и RDSEED
  • 4.3 Инструкции Intel SHA
• 5 Недокументированные инструкции
  • 5.1 Недокументированные инструкции x86
  • 5.2 Недокументированные инструкции x87
• 6 См. Также
• 7 Ссылки
• 8 Внешние ссылки

Это полный набор инструкций Intel 8086/8088. Большинство, если не все эти инструкции доступны в 32-битном режиме; они просто работают с 32-битными регистрами (eax, ebx и т. д.) и значениями вместо их 16-битных (ax, bxи т. д.) аналогов. См. Также язык ассемблера x86 для быстрого ознакомления с этим семейством процессоров. Обновленный набор команд также сгруппирован в соответствии с архитектурой (i386, i486, i686 ) и в более общем смысле обозначается как x86 32 и x86 64 (также известный как AMD64 ).

Исходные инструкции 8086/8088

if (DF == 0) * (байт *) DI ++ = * (байт *) SI ++; else * (байт *) DI-- = * (байт *) SI--;

if (DF == 0) * (word *) DI ++ = * (word *) SI ++; else * (слово *) DI-- = * (слово *) SI--;

Добавлен в определенные процессоры

Добавлен с помощью 80186 /80188

Instruction	Meaning	Notes
BOUND	Проверить индекс массива по границам	вызывает программное прерывание 5, если t est fails
ENTER	Enter stack frame	Изменяет стек для входа в процедуру для языка высокого уровня. Принимает два операнда: объем памяти, выделяемой в стеке, и уровень вложенности процедуры.
INS	Ввод из порта в строку	эквивалентен IN (E) AX, DX MOV ES: [(E) DI], (E) AX ; настроить (E) DI в соответствии с размером операнда и DF
LEAVE	Оставить кадр стека	Освобождает локальное хранилище стека, созданное предыдущей инструкцией ENTER.
OUTS	Строка вывода на порт	эквивалентна MOV (E) AX, DS: [(E) SI] OUT DX, (E) AX; отрегулируйте (E) SI в соответствии с размером операнда и DF
POPA	Извлечь все регистры общего назначения из стека	, что эквивалентно POP DI POP SI POP BP POP AX ; здесь нет POP SP, все, что он делает, - это ADD SP, 2 (поскольку AX будет перезаписан позже) POP BX POP DX POP CX POP AX
PUSHA	Помещает все регистры общего назначения в стек	эквивалент PUSH AX PUSH CX PUSH DX PUSH BX PUSH SP; Сохраненное значение представляет собой начальное значение SP PUSH BP PUSH SI PUSH DI
PUSH немедленно	Поместить немедленное значение байта / слова в стек	эквивалентно PUSH 12h PUSH 1200h
IMUL немедленно	Знаковое умножение непосредственного значения байта / слова	эквивалентно IMUL BX, 12h IMUL DX, 1200h IMUL CX, DX, 12h IMUL BX, SI, 1200h IMUL DI, word ptr [BX + SI], 12h IMUL SI, word ptr [BP-4], 1200h
SHL / SHR / SAL / SAR / ROL / ROR / RCL / RCR немедленно	Повернуть / сдвинуть биты с непосредственным значением больше 1	эквивалентно ROL AX, 3 SHR BL, 3

Добавлено с 80286

Инструкция	Значение	Примечания
ARPL	Настроить поле RPL селектора
CLTS	Очистить флаг переключения задачи в регистре CR0
LAR	Загрузить байт прав доступа
LGDT	Загрузить глобальную таблицу дескрипторов
LIDT	Загрузить таблицу дескрипторов прерываний
LLDT	Загрузить локальную таблицу дескрипторов
LMSW	Загрузить статус машины s word
LOADALL	Загрузить все регистры ЦП, включая внутренние, такие как GDT	Недокументированные, только 80286 и 80386
LSL	Предел сегмента загрузки
LTR	Загрузить регистр задачи
SGDT	Сохранить глобальную таблицу дескрипторов
SIDT	Сохранить таблицу дескрипторов прерываний
SLDT	Сохранить локальную таблицу дескрипторов
SMSW	Сохранить слово состояния аппарата
STR	Сохранить регистр задач
VERR	Проверить сегмент для чтения
VERW	Проверить сегмент для записи

Добавлен с помощью 80386

Instruction	Meaning	Notes
BSF	Bit scan forward
BSR	Bit scan обратный
BT	Битовый тест
BTC	Битовый тест и дополнение
BTR	Битовый тест и сброс
BTS	Битовый тест и установка
CDQ	Конвертировать двойное слово в четверное слово	Знак - расширяет EAX в EDX, образуя четверное слово EDX: EAX. Поскольку (I) DIV использует EDX: EAX в качестве входных данных, CDQ должен вызываться после установки EAX, если EDX не инициализирован вручную (как при делении 64/32) перед (I) DIV.
CMPSD	Сравнить двойное слово строки	Сравнивает ES: [(E) DI] с DS: [(E) SI] и увеличивает или уменьшает оба (E) DI и ( Д) СИ, в зависимости от DF; может иметь префикс REP
CWDE	Преобразовать слово в двойное слово	В отличие от CWD, знак CWDE расширяет AX в EAX вместо AX в DX: AX
IBTS	Вставить битовую строку	прекращено с шагом B1 80386
INSD	Ввод из порта в строку двойного слова
IRETx	Возврат по прерыванию; Суффикс D означает 32-битный возврат, суффикс F означает, что код эпилога не генерируется (например, инструкция LEAVE)	Используйте IRETD вместо IRET в 32-битных ситуациях
JECXZ	Перейти, если ECX равно нулю
LFS, LGS	Загрузить дальний указатель
LSS	Загрузить сегмент стека
LODSD	Загрузить двойное слово строки	EAX = * ES: EDI ± ±;(± ± зависит от DF, ES не может быть отменен); может иметь префикс REP
LOOPW, LOOPccW	Цикл, условный цикл	То же, что LOOP, LOOPcc для более ранних процессоров
LOOPD, LOOPccD	Цикл при равных	if (cc --ECX) goto lbl;, cc = Z (ero), E (qual), NonZero, N (вкл.) E (qual)
MOV в / из CR / DR / TR	Переход в / из специальных регистров	CR = управление регистры, DR = регистры отладки, TR = тестовые регистры (до 80486)
MOVSD	Перемещение двойного слова строки	* (двойное слово *) ES: EDI ± ± = * (двойное слово *) ESI ± ±;(± ± зависит от DF); может иметь префикс REP
MOVSX	Перемещение с расширением знака	(long) r = (signed char) r / m;и аналогичные
MOVZX	Перемещение с нулевым расширением	(long) r = (unsigned char) r / m;и аналогичные
OUTSD	Вывод в порт из строкового двойного слова	port [ DX] = * (long *) ESI ± ±;(± ± зависит от DF)
POPAD	Извлечь все двухсловные (32-битные) регистры из стека	Не выталкивает регистр ESP из стека
POPFD	Вставляет данные в регистр EFLAGS
PUSHAD	Помещает все двухсловные (32-битные) регистры в стек
PUSHFD	Поместить регистр EFLAGS в стек
SCASD	Сканировать двойное слово строковых данных	Сравнивает ES: [(E) DI] с EAX и увеличивает или уменьшает ( E) DI, в зависимости от DF; может иметь префикс REP
SETcc	Установить байт в единицу при условии, в противном случае - в ноль	(SETA, SETAE, SETB, SETBE, SETC, SETE, SETG, SETGE, SETL, SETLE, SETNA, SETNAE, SETNB, SETNBE, SETNC, SETNE, SETNG, SETNGE, SETNL, SETNLE, SETNO, SETNP, SETNS, SETNZ, SETO, SETP, SETPE, SETPO, SETS, SETZ)
SHLD	Двойнойсдвиг влево- word
SHRD	Сдвиг двойного слова вправо	r1 = r1>>CL ∣ r2 <<(32-CL);Вместо CL можно использовать сразу 1
STOSD	Store строковое двойное слово	* ES: EDI ± ± = EAX;(± ± зависит от DF, ES не может быть заменен); может иметь префикс REP
XBTS	Извлечь битовую строку	Прекращено с шагом B1 80386

Добавлен с 80486

Инструкция	Значение	Примечания
BSWAP	Обмен байтами	r = r <<24 | r<<80x00FF0000 | r>>8 0x0000FF00 | r>>24;Определено только для 32-битных регистров. Обычно используется для переключения между прямым порядком байтов и прямым порядком байтов. При использовании с 16-битными регистрами дает разные результаты на 486, 586 и бочах /QEMU.
CMPXCHG	атомарных CoMPare и eXCHanGe	См. Сравнение и замена / на более поздних версиях 80386 в недокументированном коде операции
INVD	Недействительность внутренней кешей	Очистить внутренние кеши
INVLPG	Invalidate TLB Entry	Invalidate TLB Entry для страницы, которая содержит элементы данных
WBINVD	Write Back и Invalidate Cache	Записывает обратно все измененные строки кэша во внутреннем кэше процессора в основную память и делают недействительные внутренние кеши.
XADD	eXchange and ADD	Меняет первый операнд на второй, затем загружает сумму двух значений в операнд-адресат.

Добавлен с помощью Pentium

Инструкция	Смысл	Примечания
CPUID	Идентификация процессора	Возвращает данные, соответствующие идентификации процессора и его функции, и возвращает данные в регистры EAX, EBX, ECX и EDX. Функции инструкций, основы в регистре EAX. Это также было добавлено к более поздним процессорам 80486
CMPXCHG8B	CoMPare и eXCHanGe 8 байт	Другой EDX: EAX с m64. Если установлено, установите ZF и загрузите ECX: EBX в m64. В противном случае очистите ZF и загрузите m64 в EDX: EAX.
RDMSR	ReaD from Регистр, зависящий от модели	Загрузить MSR, либо ECX, в EDX: EAX
RDTSC	ReaD Time Stamp Counter	Возвращает количество тактов процессора с того момента, как процессор был в состоянии "ONLINE" (с момента последнего включения системы)
WRMSR	WRite to Model-Specific Register	Записать в EDX: EAX в MSR, в ECX
RSM	Возобновить из режима управления системой	Это было введено в i 386SL и более поздних версийх, а также в i 486SL и более поздние версии. Возобновляется из Режим управления системой (SMM)

Пентиум MMX

Также были добавлены регистры MMX и инструкции поддержки MMX. Их можно использовать как для операций с целыми числами, так и для операций с плавающей запятой, см. Ниже.

Добавлен с помощью AMD K6

Инструкция	Значение	Примечания
SYSCALL		функционально эквивалентны SYSENTER
SYSRET		эквивалент SYSEXIT

AMD изменила определение битов CPUID для этой функции с K6-II.

Добавлен с помощью Pentium Pro

Инструкция	Значение	Примечания
CMOVcc	Условное перемещение	(CMOVA, CMOVAE, CMOVB, CMOVBE, CMOVC, CMOVE, CMOVG, CMOVGE, CMOVL, CMOVLE, CMOVNA, CMOVNAE, CMOVNB, CMOVNBE, CMOVNC, CMOVNE, CMOVNG, CMOVNGE, CMOVNOV, CMOVNLE, CMOVNOV, CMOVNOV, CMOVNO, CMOVPE, CMOVPO, CMOVS, CMOVZ)
UD2	Неопределенная инструкция	Создает недопустимый код операции. Эта инструкция для программного обеспечения для явной генерации недопустимого кода операции. Код операции для этой инструкции зарезервирован для этой цели.

Добавлен с помощью Pentium II

Инструкция	Значение	Примечания
SYSENTER	Вызов SYStem ENTER	Иногда вызывается Инструкция Fast System Call, эта инструкция была для увеличения производительности операционной системы. Обратите внимание, что на Pentium Pro инструкция CPUID неверно сообщает об этих инструкциях как о доступных.
SYSEXIT	SYStem call EXIT

Добавлен с помощью SSE

Инструкции	Opcode	Значение	Примечания
NOP r / m16	0F 1F / 0	Многобайтовая инструкция отсутствия операции.
NOP r / m32
PREFETCHT0	0F 18/1	Предварительная выборка данных с адреса	Предварительная выборка на всех уровнях кэша
PREFETCHT1	0F 18/2	Предварительная выборка данных с адреса	Предварительная выборка на всех уровнях кэша, ЗА ИСКЛЮЧЕНИЕМ L1
PREFETCHT2	0F 18/3	Предварительная выборка данных с адреса	Предварительная выборка на всех уровнях кеша, КРОМЕ L1 и L2
PREFETCHNTA	0F 18/0	Предварительная выборка данных из адреса	Предварительный выбор во вневременную устойчивость кеша, минимизируя загрязнение кеша.
SFENCE	0F AE F8	Store Fence	Подсказка процессора, чтобы убедиться, что все операции хранилища имеют место до вызова SFENCE, видны глобально

Добавлено с SSE2

Инструкцией	Opcode	Значение	При Примечания
CLFLUSH m8	0F AE / 7	Cache Line Flush	Делает недействительную строку кэша, которая содержит линейный адрес, собственный в исходном операнде со всех уровней иерархии кэша процессора
LFENCE	0F AE E8	Load Fence	Сериализует операции загрузки.
MFENCE	0F AE F0	Memory Fence	Выполняет операцию сериализации для всех инструкций внедрения и сохранения, которые были выданы до инструкции MFENCE.
MOVNTI m32, r32	0F C3 / r	Переместить двойное слово Non-Temporal	Переместить двойное слово из r32 в m32, минимизируя загрязнение в иерархии кеша.
PAUSE	F3 90	Подсказка Spin Loop	Дает подсказку процессу, что следующий код является циклом вращения, для кэшируемости

Добавлен с помощью SSE3

Инструкция	Значение	Примечания
MONITOR EAX, ECX, EDX	Настройка адреса монитора	Устанавливает линейный диапазон адресов, который будет контролируется аппаратно и активирует монитор.
MWAIT EAX, ECX	Мониторинг ожидания	Подсказка процессора для остановки выполнения инструкции и перехода в зависимое от реализации оптимизированное состояние до возникновения класса событий.

Добавлен с помощью SSE4.2

, инструкция	Код операции	Значение	Примечания
CRC32 r32, r / m8	F2 0F 38 F0 / r	Accumulate CRC32	Вычисляет значение CRC с использованием полинома CRC-32C (Кастаньоли) 0x11EDC6F41 (нормальная форма 0x1EDC6F41). Это полином, используемое в iSCSI. В отличие от более популярного используемого в Ethernet, его четкость является четной, и поэтому он может обнаруживать любую ошибку с нечетным числом измененных битов.
CRC32 r32, r / m8	F2 REX 0F 38 F0 / r
CRC32 r32, r / m16	F2 0F 38 F1 / r
CRC32 r32, r / m32	F2 0F 38 F1 / r
CRC32 r64, r / m8	F2 REX.W 0F 38 F0 / r
CRC32 r64, r / m64	F2 REX.W 0F 38 F1 / r
CRC32 r32, r / m8	F2 0F 38 F0 / r

Добавлен с x86-64

Инструкция	Значение	Примечания
CDQE	Знак расширить EAX в RAX
CQO	Знак расширить RAX в RDX: RAX
CMPSQ	CoMPare String Quadword
CMPXCHG16B	CoMPare and EXCHANGE 16 байтов
IRETQ	64-битный возврат из прерывания
JRCXZ	Перейти, если RCX равен нулю
LODSQ	LoaD String Quadword
MOVSXD	MOV with Sign Extend 32-bit to 64-bit
POPFQ	POP RFLAGS Регистр
PUSHFQ	PUSH RFLAGS Register
RDTSCP	ReaD Time Stamp Counter and Processor ID
SCASQ	SCAn String Quadword
STOSQ	STOre String Quadword
SWAPGS	Обменять базу GS с KernelGSBase MSR

Добавлен с помощью AMD-V

Instruction	Значение	Примечания	Код операции
CLGI	Очистить Глобальный Флаг прерывания	Очищает GIF	0x0F 0x01 0xDD
INVLPGA	Недействительная запись TLB в указанном ASID	Делает недействительное отображение TLB для виртуального страницы, указанная в RAX и ASID, соответствующая в ECX.	0x0F 0x01 0xDF
MOV(CRn)	Переход к регистрам управления или из них	Перемещение на 32 или 64 -битовое содержимое в регистр управления и наоборот.	0x0F 0x22 или 0x0F 0x20
MOV(DRn)	Переход к регистрам отладки и обратно	Перемещает 32- или 64-битное содержимое для управления регистром и наоборот.	0x0F 0x21 или 0x0F 0x23
SKINIT	Безопасный и переход с аттестацией	Проверяемый запуск доверенного программного обеспечения на основе сравнения защищенного хэша	0x0F 0x01 0xDE
STGI	Установить флаг глобального прерывания	Устанавливает GIF.	0x0F 0x01 0xDC
VMLOAD	Загрузить состояние из VMCB	Загружает подмножество состояния процессора из VMCB, заданного физическим адресом в регистре RAX.	0x0F 0x01 0xDA
VMMCALL	Вызов VMM	Используется исключительно для связи с VMM	0x0F 0x01 0xD9
VMRUN	Запуск машины	Выполняет переключение на гостевую ОС.	0x0F 0x01 0xD8
VMSAVE	Сохранить состояние в VMCB	Сохраняет дополнительное гостевое состояние в VMCB.	0x0F 0x01 0xDB

Добавлен с Intel VT-x

Инструкция	Значение	Примечания	Код операции
INVEPT	Недействительный перевод, полученный из EPT	Делает недействительными записи, производные от EPT, в TLB и кэшах структуры подкачки.	0x66 0x0F 0x38 0x80
INVVPID	Недействительно трансляции на основе VPID	Делает недействительными записи в TLB и кеши структуры подкачки на основе VPID.	0x66 0x0F 0x38 0x80
VMFUNC	Вызов функции VM	Вызов функции VM, часть в EAX.	0x0F 0x01 0xD4
VMPTRLD	Загрузить указатель на перенос управления существующей машиной	Загружает указатель текущий VMCS из памяти.	0x0F 0xC7 / 6
VMPTRST	Сохранить указатель на разрушенное управление данной машиной	Сохраняет указатель current-VMCS по указанному адресу памяти. Операнд этой инструкции всегда 64 бита и всегда находится в памяти.	0x0F 0xC7 / 7
VMCLEAR	Очистить управление виртуальной машиной	Записывает любые кэшированные данные в VMCS	0x66 0x0F 0xC7 / 6
VMREAD	Чтение поля из структуры управления виртуальной машины	Считывает поле в VMCS	0x0F 0x78
VMWRITE	Запись поля в перенастройке управления данной машиной	Изменяет поле в VMCS	0x0F 0x79
VMCALL	Call to VM Monitor	Вызов функции VM Monitor из гостевой системы	0x0F 0x01 0xC1
VMLAUNCH	Запуск виртуальной машины	Запуск виртуальной машины под управлением текущей VMCS	0x0F 0x01 0xC2
VMRESUME	возобновить виртуальную машину	возобновить виртуальную машину под управлением текущей виртуальной машины VMCS	0x0F 0x01 0xC3
VMXOFF	Оставить операцию VMX	Останавливает аппаратно поддерживаемую среду виртуализации	0x0F 0x01 0xC4
VMXON	E nter VMX Operation	Вход в среду виртуализации аппаратной системы поддержки	0xF3 0x0F 0xC7 / 6

Добавлен с ABM

LZCNT, POPCNT (POPulation CouNT) - расширенное управление битами

Добавлено с помощью BMI1

ANDN, BEXTR, BLSI, BLSMSK, BLSR, TZCNT

Добавлено с BMI2

BZHI, MULX, PDEP, PEXT, RORX, SARX, SHRX, SHLX

Добавлен с TBM

AMD представила TBM вместе с BMI1 в своем Пиледривер линейка процессоров; более поздние процессоры AMD Jaguar и Zen не включая TBM. Ни один из процессоров Intel (по состоянию на 2020 год) не поддерживает TBM.

Инструкция	Описание	Эквивалентное выражение C
BEXTR	Извлечение битового поля (с немедленным)	(src>>start) ((1 << len) - 1)
BLCFILL	Заполнить младший бит сброса	x (x + 1)
BLCI	Изолировать младший бит сброса	x | ~ (x + 1)
BLCIC	Изолировать младший бита сброса и дополнить	~ x (x + 1)
BLCMSK	Маска из младшего бита сброса	x ^ (x + 1)
BLCS	Установить младший бит сброса	x | (x + 1)
BLSFILL	Заполнить с самого низкого установленного бита	x | (x - 1)
BLSIC	Изолировать младший установленный бит и дополнить	~ x | (x - 1)
T1MSKC	Обратная маска из конечных единиц	~ x | ( x + 1)
TZMSK	Маска из конечных нулей	~ x (x - 1)

Добавлена ​​с набором инструкций CLMUL

Инструкция	Код операции	Описание
PCLMULQDQ xmmreg, xmmrm, imm	66 0f 3a 44 / r ib	Произвести умножение без переноса двух 64-битных многочленов надконечное поле GF (2).
PCLMULLQLQDQ xmmreg, xmmrm	66 0f 3a 44 / r 00	Умножение младших половин двух регистров.
PCLMULHQLQDQ xmmreg, xmmrm	66 0f 3a 44 / r 01	Умножьте старшую половину регистра назначения на младшую половину исходного регистра.
PCLMULLQHQDQ xmmreg, xmmrm	66 0f 3a 44 / r 10	Умножьте младшую половину регистра назначения на старшую половину исходного регистра.
PCLMULHQHQDQ xmmreg, xmmrm	66 0f 3a 44 / r 11	Умножение старших половин двух регистров.

Добавлен с помощью Intel ADX

Инструкция	Описание
ADCX	Добавляет два целых числа без знака плюс перенос, считывание переноса из флага переноса и, при необходимости, его установка там. Не влияет на другие флаги, кроме переноса.
ADOX	Добавляет два целых числа без знака плюс перенос, считывая перенос из флага переполнения и при необходимости устанавливая его там. Не влияет на другие флаги, кроме переполнения.

x87 инструкции с плавающей запятой

Исходные 8087 инструкции

Инструкция	Значение	Примечания
F2XM1	$2\; x\; -\; 1\; \{\backslash \; displaystyle\; 2\; ^\; \{x\}\; -1\}$	точнее, чем $2\; x\; \{\backslash \; displaystyle\; 2\; ^\; \{x\}\}$для x, близкого к нулю
FABS	Абсолютное значение
FADD	Добавить
FADDP	Добавить и извлечь
FBLD	Загрузить BCD
FBSTP	Сохранить BCD и извлечь
FCHS	Изменить знак
FCLEX	Очистить исключения
FCOM	Сравнить
FCOMP	Сравнить и извлечь
FCOMPP	Сравнить и извлечь дважды
FDECSTP	Уменьшить указатель стека с плавающей запятой
FDISI	Отключить прерывания	только 8087, иначе FNOP
FDIV	Divide	Ошибка Pentium FDIV
FDIVP	Divide and pop
FDIVR	Divide реверсивный
FDIVRP	Деление реверсивное и всплывающее
FENI	Разрешить прерывания	только 8087, в противном случае FNOP
FFREE	Свободный регистр
FIADD	Целочисленное сложение
FICOM	Целочисленное сравнение
FICOMP	Целочисленное сравнение и извлечение
FIDIV	Целочисленное деление
FIDIVR	Целочисленное деление обращено
FILD	Загрузить целое число
FIMUL	Целочисленное умножение
FINCSTP	Увеличить указатель стека с плавающей запятой
FINIT	Инициализировать процессор с плавающей запятой
FIST	Сохранить целое число
FISTP	Сохранить целое и всплывающее число
FISUB	Целочисленное вычитание
FISUBR	Целочисленное вычитание, обратное
FLD	Загрузка с плавающей точкой
FLD1	Загрузить 1.0 в стек
FLDCW	Загрузить управляющее слово
FLDENV	Загрузить состояние среды
FLDENVW	Загрузить состояние среды, 16 бит
FLDL2E	Загрузить журнал 2 ( e) в стек
FLDL2T	Загрузить журнал 2 (10) в стек
FLDLG2	Загрузить журнал 10 (2) в стек
FLDLN2	Загрузить ln (2) в стек
FLDPI	Загрузить π в стек
FLDZ	Загрузить 0,0 в стек
FMUL	Умножить
FMULP	Умножить и выдать
FNCLEX	Очистить исключения, без ожидания
FNDISI	Отключить прерывания, нет ожидание	только 8087, иначе FNOP
FNENI	Разрешить прерывания, без ожидания	только 8087, в противном случае FNOP
FNINIT	Инициализировать плавающее точечный процессор, без ожидания
FNOP	Нет операции
FNSAVE	Сохранить состояние FPU, без ожидания, 8-битный
FNSAVEW	Сохранить состояние FPU, без ожидания, 16 бит
FNSTCW	Сохранить управляющее слово, без ожидания
FNSTENV	Сохранить среду FPU, без ожидания
FNSTENVW	Сохранить Среда FPU, без ожидания, 16 бит
FNSTSW	Сохранить слово состояния, без ожидания
FPATAN	Частичный арктангенс
FPREM	Частичный остаток
FPTAN	Частичный касательный
FRNDINT	Округление до целого
FRSTOR	Восстановить сохраненное состояние
FRSTORW	Восстановить сохраненное состояние	Возможно, фактически недоступно в 8087
FSAVE	Сохранить состояние FPU
FSAV EW	Сохранить состояние FPU, 16 бит
FSCALE	Масштабировать с коэффициентом 2
FSQRT	Квадратный корень
FST	Хранилище с плавающей запятой
FSTCW	Управляющее слово хранилища
FSTENV	Сохранение среды FPU
FSTENVW	Сохранение среды FPU, 16-бит
FSTP	Сохранить и извлечь
FSTSW	Сохранить слово состояния
FSUB	Вычесть
FSUBP	Вычесть и извлечь
FSUBR	Обратное вычитание
FSUBRP	Обратное вычитание и pop
FTST	Проверка нуля
FWAIT	Ожидание выполнения FPU
FXAM	Проверка флагов условий
FXCH	Обменные регистры
FXTRACT	Извлечь экспоненту и мантиссу
FYL2X	y · log 2x	, если y = log b 2, то основание -b вычисляется логарифм
FYL2XP1	y · log 2 (x + 1)	точнее, чем log 2 z, если x близко к нулю

Добавлен в верх процессоры

Добавлен с помощью 80 287

Инструкция	Значение	Примечания
FSETPM	Установить защищенный режим	только для 80287, иначе FNOP

Добавлен с 80387

Инструкция	Значение	Примечания
FCOS	Косинус
ФЛДЭНВД	Загрузить состояние среды, 32-бит
FSAVED	Сохранить состояние FPU, 32-бит
FPREM1	Частичный остаток	Вычислить s Остаток IEEE
FRSTORD	Восстановление сохраненного состояния, 32-битное
FSIN	Синус
FSINCOS	Синус и косинус
FSTENVD	Сохранить среду FPU, 32-разрядную
FUCOM	Неупорядоченное сравнение
FUCOMP	Неупорядоченное сравнение и извлечение
FUCOMPP	Неупорядоченное сравнение и pop two

Добавлен с вариантами Pentium Pro

• FCMOV : FCMOVB, FCMOVBE, FCMOVE, FCMOVNB, FCMOVNBE, FCMOVNE, FCMOVNU, FCMOVU
• варианты: FCOMI, FCOMIP, FUCOMI, FUCOMIP

Добавлен с SSE

FXRSTOR, FXSAVE

Они также поддерживаются более поздних Pentium II, которые не содержат поддержки SSE

Добавлены с SSE3

FISTTP (преобразование x87 в целое с усечением, независимо от слова состояния)

инструкции MMX

инструкции MMX работают с регистрами mm, которые составляют 64 бит шириной. Они используются совместно с регистрами FPU.

Исходные инструкции MMX

Добавлены с Pentium MMX

инструкции MMX, добавленные в определенные процессоры

инструкции EMMI

Добавлены с 6x86MX из Cyrix, теперь не рекомендуется

PAVEB, PADDSIW, PMAGW, PDISTIB, PSUBSIW, PMVZB, PMULHRW, PMVNZB, PMVLZB, PMVGEZB, PMULHRIW, PMACHRIW

инструкции MMX, добавленные с помощью MMX + и SSE

Инструкции MMX, добавленные с SSE2

Следующие инструкции MMX были добавлены с SSE2:

Инструкции MMX, добавленные с помощью SSSE3

3DNow! инструкции

Добавлены с помощью K6-2

FEMMS, PAVGUSB, PF2ID, PFACC, PFADD, PFCMPEQ, PFCMPGE, PFCMPGT, PFMAX, PFMIN, PFMUL, PFRCP, PFRCPIT1, PFRCPIT2, PFRSQIT1, PFRSQETDUB, PFRSQIT2, PFRSQRT, PFSQRT, 35>3DNow! + Инструкции

Добавлен с Athlon и K6-2+

PF2IW, PFNACC, PFPNACC, PI2FW, PSWAPD

Добавлен с Geode GX

PFRSQRTV, PFRCPV

Инструкции SSE

Добавлены с Pentium III

Инструкции SSE работают с регистрами xmm, которые имеют ширину 128 бит.

SSE состоит из следующих инструкций с плавающей запятой SSE SIMD:

• Одинарные побитовые операции с плавающей запятой ANDPS, ANDNPS, ORPS и XORPS производят тот же результат, что и целое число SSE2 (PAND, PANDN, POR, PXOR) и двойное число (ANDPD, ANDNPD, ORPD, XORPD), но может вызвать дополнительную задержку для изменений домена при применении значений неправильного типа.

SSE2 инструкции

Добавлены с Pentium 4

SSE2 SIMD-инструкциями с плавающейзапятой

SSE2-инструкциями перемещения данных

SSE2 упакованная арифметическая инструкция ns

Логические инструкции SSE2

Команды сравнения SSE2

SSE2 инструкции перемешивания и распаковки

Инструкции преобразования SSE2

• CMPSD и MOVSD имеют то же имя, что и мнемоника команд string CMPSD (CMPS) и MOVSD (MOVS); однако первые позиции к скалярной второй точности с плавающей запятой, как последние части к строкам двойного слова.

Целочисленные инструкции SSE2 SIMD

SSE2 MMX-подобные инструкции, расширенные до регистров SSE

SSE2 позволяет выполнять инструкции MMX в регистрах SSE, обрабатывая один раз вдвое больше данных.

Целочисленные инструкции SSE2 только для регистров SSE

Следующие ниже инструкции могут использоваться только для регистров SSE, поскольку по своей природе они не работают с регистрами MMX

инструкции SSE3

Добавлено с Pentium 4, поддерживающим SSE3

инструкции с плавающей запятой SSE3 SIMD

SSE3 Целочисленные инструкции SIMD

SSSE3 инструкции

Добавлены с серией Xeon 5100 и начальным Core 2

Были добавлены следующие MMX-подобные инструкции, расширенные до регистров SSE с SSSE3

SSE4 инструкции

SSE4.1

Добавлен Core 2, изготовленный по 45 нм

SSE4.1 SIMD-инструкции с плавающей запятой

SSE4.1 Целочисленные инструкции SIMD

SSE4a

добавлен с процессорами Phenom

• EXTRQ/INSERTQ
• MOVNTSD / MOVNTSS

SSE4.2

Добавлен с процессорами Nehalem

Инструкция	Opcode	Значение
PCMPESTRI xmm1, xmm2 / m128, imm8	66 0F 3A 61 / r imm8	Упакованное сравнение строковых данных с явной длиной, генерируя индекс
PCMPESTRM xmm1, xmm2 / m128, imm8	66 0F 3A 60 / r imm8	Упакованное сравнение строковых данных с явной длиной, генерируя маску
PCMPISTRI xmm1, xmm2 / m128, imm8	66 0F 3A 63 / r imm8	Упакованное сравнение s строковые данные с неявной длиной, генерируя индекс
PCMPISTRM xmm1, xmm2 / m128, imm8	66 0F 3A 62 / r imm8	Упакованное сравнение строковых данных с неявной длиной, генерируя маска
PCMPGTQ xmm1, xmm2 / m128	66 0F 38 37 / r	Сравнить упакованные q-слова со знаком для большего, чем.

SSE5 производные инструкции

SSE5 был предложенным расширением SSE AMD. В комплект не входил полный набор инструкций Intel SSE4, что делало его конкурентом SSE4, а не преемником. AMD решила не реализовывать SSE5, как предлагалось изначально, однако были представлены производные расширения SSE.

XOP

Представлен с ядром процессора Bulldozer, удален из Zen (микроархитектура) и далее.

Версия большей части набора инструкций SSE5

F16C

Преобразование с плавающей запятой половинной точности.

Инструкция	Значение
VCVTPH2PS xmmreg, xmmrm64	Преобразование четырех значений с плавающей запятой половинной точности в памяти или нижней половины регистра XMM в четыре значения с плавающей запятой одинарной точности значения в регистре XMM
VCVTPH2PS ymmreg, xmmrm128	Преобразование восьми значений с плавающей запятой половинной точности в памяти или в регистре XMM (нижняя половина регистра YMM) в восемь значений с плавающей запятой одинарной точности в регистре YMM
VCVTPS2PH xmmrm64, xmmreg, imm8	Преобразование четырех значений с плавающей запятой одинарной точности в регистре XMM в значения с плавающей запятой половинной точности в памяти или нижнюю половину регистра XMM
VCVTPS2PH xmmrm128, ymmreg, imm8	Преобразование восьми значений с плавающей запятой одинарной точности в регистре YMM в значения с плавающей запятой половинной точности в памяти или регистре XMM

FMA3

Поддерживается в процессорах AMD, начиная с архитектуры Piledriver, и в Intel, начиная с процессоров Haswell и Broadwell. с 2014 года.

Объединенное умножение-сложение (векторное умножение-накопление с плавающей запятой) с тремя операндами.

Инструкция	Значение
VFMADD132PD	Объединенное умножение-сложение упакованных значений с плавающей запятой двойной точности
VFMADD213PD	Объединенное умножение-сложение упакованных Значения с плавающей запятой двойной точности
VFMADD231PD	Объединенное умножение-сложение упакованных значений с плавающей запятой двойной точности
VFMADD132PS	Объединенное умножение-сложение упакованных значений с плавающей запятой одинарной точности -Point Values ​​
VFMADD213PS	Объединенное умножение упакованных значений с плавающей запятой одинарной точности
VFMADD231PS	Объединенное умножение упакованных значений с плавающей запятой одинарной точности
VFMADD132SD	Объединенное умножение-сложение скалярных значений с плавающей запятой двойной точности
VFMADD213SD	Объединенное умножение-сложение скалярных значений с плавающей запятой двойной точности
VFMADD231SD	Объединенное умножение-сложение скалярных значений с плавающей запятой двойной точности
VFMADD132SS	Объединенное умножение-сложение скалярных значений с плавающей запятой одинарной точности
VFMADD213SS	Объединенное умножение - сложение скалярных значений с плавающей запятой одинарной точности
VFMADD231SS	Объединенное умножение - сложение скалярных значений с плавающей запятой одинарной точности
VFMADDSUB132PD	Объединенное умножение с чередованием Сложение / вычитание упакованных значений с плавающей запятой двойной точности
VFMADDSUB213PD	Объединенное умножение-чередование Сложение / вычитание упакованных значений с плавающей запятой двойной точности
VFMADDSUB231PD	Объединенное умножение -Переменное сложение / вычитание упакованных значений с плавающей запятой двойной точности
VFMADDSUB132PS	Объединенное умножение и вычитание упакованных значений с плавающей запятой одинарной точности
VFMADDSUB213PS	Сложенное умножение-переменное сложение / вычитание упакованных значений с плавающей запятой одинарной точности
VFMADDSUB231PS	Объединенное умноженно-переменное сложение / вычитание упакованных значений с плавающей запятой одинарной точности
VFMSUB132PD	Объединенное умножение-вычитание упакованных значений с плавающей запятой двойной точности
VFMSUB213PD	Объединенное Умножение-вычитание упакованных значений с плавающей запятой двойной точности
VFMSUB231PD	Объединенное умножение-вычитание упакованных значений с плавающей запятой двойной точности
VFMSUB132PS	Объединенное умножение-вычитание Упакованные значения с плавающей запятой одинарной точности
VFMSUB213PS	Объединенное умножение-вычитание упакованных значений с плавающей запятой одинарной точности
VFMSUB231PS	Объединенное умножение-вычитание упакованного одинарного числа Значения с плавающей запятой
VFMSUB132SD	Объединенное умножение-вычитание скалярных значений с плавающей запятой двойной точности
VFMSUB213SD	Объединенное умножение-вычитание скалярных значений с плавающей запятой двойной точности
VFMSUB231SD	Объединенное умножение-вычитание скалярных значений с плавающей запятой двойной точности
VFMSUB132SS	Объединенное умножение-вычитание скалярных значений с плавающей запятой одинарной точности
VFMSUB213SS	Объединенное умножение-вычитание скалярных значений с плавающей запятой одинарной точности
VFMSUB231SS	Объединенное умножение- Вычитание скалярных значений с плавающей запятой одинарной точности
VFMSUBADD132PD	Объединенное умножение с чередованием Вычитание / сложение упакованных значений с плавающей запятой двойной точности
VFMSUBADD213PD	Объединенное несколько чередование Вычитание / сложение упакованных значений с плавающей запятой двойной точности
VFMSUBADD231PD	Объединенное умножение-чередование Вычитание / сложение упакованных значений с плавающей запятой двойной точности
VFMSUBADD132PS	Объединенное умножение -Переменное вычитание / сложение упакованных значений с плавающей запятой одинарной точности
VFMSUBADD213PS	Объединенное многократно-переменное вычитание / сложение упакованных значений с плавающей запятой одинарной точности
VFMSUBADD231PS	Объединенное умножение-чередование упакованных значений с плавающей запятой одинарной точности
VFNMADD132PD	Объединенное отрицательное умножение-сложение упакованных значений с плавающей запятой двойной точности
VFNMADD213PD	Объединенное отрицательное умножение упакованных значений с плавающей запятой двойной точности
VFNMADD231PD	Объединенное отрицательное умножение-сложение упакованных значений с плавающей запятой двойной точности
VFNMADD132PS	Объединенное отрицательное умножение упакованных значений с плавающей запятой одинарной точности
VFNMADD213PS	Fused Отрицательное умножение - сложение упакованных значений с плавающей запятой одинарной точности
VFNMADD231PS	Объединенное отрицательное умножение - сложение упакованных значений с плавающей запятой одинарной точности
VFNMADD132SD	Отрицательное умножение с объединением -Сложение скалярных значений с плавающей запятой двойной точности
VFNMADD213SD	Объединенное отрицательное умножение -Сложение скалярных значений с плавающей запятой двойной точности
VFNMADD231SD	Плавное отрицательное умножение-сложение скалярных значений с плавающей запятой второй точности
VFNMADD132SS	Объединенное отрицательное умножение-сложение скалярных значений с плавающей запятой одинарной точности
VFNMADD>
VFNMADD>>Объединенное отрицательное умножение-сложение скаляра Значения с плавающей запятой точной точности
VFNMADD231SS	Объединенное отрицательное умножение-сложение скалярных чисел с плавающей одинарной точностью -Point Values ​​
VFNMSUB132PD	Объединенное отрицательное умножение-вычитание упакованных значений с плавающей запятой двойной точности
VFNMSUB213PD	Объединенное отрицательное умножение-вычитание упакованного числа с плавающей запятой двойной точности Значения
VFNMSUB231PD	Объединенное умножение-вычитание-вычитание значений с плавающей запятой упакованной точности
VFNMSUB132PS	Объединенное отрицательное умножение-вычитание Данные значений с плавающей запятой одинарной точности
VFNMSUB213PS	Объединенное отрицательное умножение-вычитание упакованных значений с плавающей запятой одинарной точностью
VFNMSUB231PS	Объединенное отрицательное умножение-вычитание запятой запятой плавающей одинарной одинарной запятой. точности
VFNMSUB132SD	Объединенное отрицательное умножение-вычитание скалярных значений с плавающей запятой двойной точности
VFNMSUB213SD	Объединенное отрицательное умножение-вычитание скалярных значений с плавающей запятой двойной точности
VFN8>	Объединенное отрицательное умножение-вычитание скалярных значений с плавающей запятой двойной точности
VFNMSUB132SS	Объединенное отрицательное умножение-вычитание скалярных значений с плавающей запятой одинарной точностью
248>	Объединенное отрицательное умножение- вычитание скалярных значений с плавающей запятой одинарной точности

FMA4

Поддерживается в процессорах AMD, начиная с архитектуры Bulldozer. По состоянию на 2017 год не поддерживается ни одним чипом Intel.

Объединенное умножение-сложение с четырьмя операндами. FMA4 была реализована аппаратно до FMA3.

<215v>Cv4VL01 Wv4VL01 Wv 7E / r / is4

Инструкция	Opcode	Значение	Примечания
VFMADDPD xmm0, xmm1, xmm2, xmm3	C4E3 WvvvvL01 69 / r / is4	Объединенное умножение - сложение упакованных значений с плавающей запятой точности
VFMADDPS xmm0, xmm1, xmm2, xmm3	C4E3 WvvvvL01 68 / r / is4	Fused Multiply -Добавление значений с плавающей запятой одинарной точности
VFMADDSD xmm0, xmm1, xmm2, xmm3	C4E3 WvvvvL01 6B / r / is4	Объединенное умножение-сложение скалярной двойной запятой Значения с плавающей
VFMADDSS xmm0, xmm1, xmm2, xmm3	C4E3 WvvvvL01 6A / r / is4	Объединенное умножение-сложение скалярных чисел с плавающей запятой одинарной точности
VFMADDSUBPD xmm0, xmm2, xmm, xmm2, xmm2	C4E3 WvvvvL01 5D / r / is4	Объединенное умножение-переменное сложение / вычитание упакованных значений с плавающей запятой двойной точности
VFMADDSUBPS xmm0,, xmm2, xmm3	C4E3 WvvvvL01 5C / r / is4	Объединенное умножение и чередование сложения / вычитания упакованных значений с плавающей запятой одинарной точности
VFMSUBADDPD xmm0, xmm1, xmm2, xmm3	C4E3 WvvvvL01 5F / r / is4	Объединенное множительно-чередующееся вычитание / сложение упакованных значений с плавающей запятой двойной точности
VFMSUBADDPS1 xmm0,, xmm2, xmm3	C4E3 WvvvvL01 / is 5	Объединенное многократно-переменное вычитание / сложение упакованных значений с плавающей запятой одинарной точности
VFMSUBPD xmm0, xmm1, xmm2, xmm3	C4E3 WvvvvL01 6D / r / is4	Объединенное умножение-вычитание упакованных значений с плавающей запятой точности
VFMSUBPS xmm0, xmm1, xmm2, xmm3	C4E3 WvvvvL01 6C / r / is4	Объединенное умножение-вычитание упакованных с плавающей запятой одинарной точности
VFMSUBSD xmm0, xmm1, xmm2, xmm3	C4E3 WvvvvL01 6F / r / is4	объединенное умножение-вычитание скалярных значений с плавающей запятой двойной точности
VFMSUBSS xmm0, xmm1, xmm2, xmm3	C4E3 WvvvvL01 6E / r / is4	Fused Multiply -Вычет из скалярных значений с плавающей запятой одинарной точности
VFNMADDPD xmm0, xmm1, xmm2, xmm3	C4E3 Wvv vvL01 79 / r / is4	Объединенное отрицательное умножение - сложное запятой с плавающей двойной двойной величиной. точности
VFNMADDPS xmm0, xmm1, xmm2, xmm3	C4E3 WvvvvL01 78 / r / is4	Объединенное отрицательное умножение упакованных значений с плавающей запятой одинарной точностью
VFNMADDSD xmm0, x, xmm3	C4E3 WvvvvL01 7B / r / is4	Сложенное отрицательное умножение-сложение скалярных значений с плавающей запятой двойной точности
VFNMADDSS xmm0, xmm1, xmm2, xmm3	C4E3 WvvvvL01 7A / r / is4	Сложенное отрицательное умножение-сложение Скалярные значения с плавающей запятой одинарной то чности
VFNMSUBPD xmm0, xmm1, xmm2, xmm3	C4E3 WvvvvL01 7D / r / is4	Объединенное отрицательное умножение-вычитание упакованного числа с плавающей запятой двойной точности- Значения точек
VFNMSUBPD xmm0, xmm1, xmm2, xmm3	C4E3 WvvvvL01 7C / r / is4	Объединенное отрицательное умножение-вычитание упакованных данных с плавающей запятой одинарной точностью
VFNMSUBSD xmm0, xmm1,	C4E3 WvvvvL01 7F / r / is4	Объединенный отрицательный множитель y-вычитание скалярных значений с плавающей запятой двойной точности
VFNMSUBSS xmm0, xmm1, xmm2, xmm3	Объединенное отрицательное умножение-вычитание скалярного одиночного -Точные значения с плавающей запятой

AVX

AVX были впервые поддержаны Intel с Sandy Bridge и AMD с Bulldozer.

столкновения с 256-битными регистрами.

Инструкция	Описание
VBROADCASTSS	Копирование 32-битного, 64-битного или 128-битного операнда памяти во всех элементах системы регистра XMM или YMM.
VBROADCASTSD
VBROADCASTF128
VINSERTF128	Заменяет нижнюю или верхнюю половину 256-битного регистратора YMM размером 128-битного исходного операнда. Другая половина пункта назначения не изменилась.
VEXTRACTF128	Извлекает нижнюю или верхнюю половину 256-битного регистра YMM и копирует значение в 128-битный целевой операнд.
VMASKMOVPS	Условно считывает любое количество элементов из операнда векторной памяти SIMD в назначении, оставляя остальные элементы вектора непрочитанными и устанавливающими соответствующие элементы в регистре назначения на ноль. В качестве альтернативы, условно записывает любое количество элементов из операнда регистратора SIMD в первый операнд памяти, оставляя оставшиеся элементы операнда сохранить другими. В процессоре процессора AMD Jaguar эта инструкция с операндом устройства памяти занимает более 300 тактовых циклов. Похоже, это недостаток дизайна.
ВМАСКМОВПД
ВПЕРМИЛПС	Перестановка на полосе движения. Перемешайте 32-битные или 64-битные элементы одного входного опда. Это внутренние 256-битные инструкции, что означает, что они работают со всеми 256-битами с двумя отдельными 128-битными перетасовками, поэтому они не могут перетасовывать 128-битные дорожки.
VPERMILPD
VPERM2F128	Перемешать четыре 128-битных векторных элемента двух 256-битных исходных операндов в 256-битный целевой операнд с непосредственной константой в качестве селектора.
VZEROALL	Обнулить все регистры YMM и пометить их как неиспользуемые. Используется при переключении между 128-битным использованием и 256-битным использованием.
VZEROUPPER	Установить верхнюю половину всех регистров YMM на ноль. Используется при переключении между 128-битным использованием и 256-битным использованием.

AVX2

Представлено в микроархитектуре Intel Haswell и AMD Excavator.

Расширение международных целочисленных инструкций SSE и AVX до 256 бит

Инструкция	Описание
VBROADCASTSS	Копирование 32-битного или 64-битного регистрового операнда во все элементы регистра XMM или YMM. Это регистровые версии тех же инструкций в AVX1. Однако 128-битной версии нет, но тот же эффект может быть просто достигнут с помощью VINSERTF128.
VBROADCASTSD
VPBROADCASTB	Скопируйте 8-, 16-, 32- или 64-разрядный целочисленный регистр или операнд памяти во всех элементах регистра XMM или YMM.
VPBROADCASTW
VPBROADCASTD
VPBROADCASTQ
VBROADCASTI128	Копировать 128-битный операнд памяти во всех элементах регистратора YMM.
VINSERTI128	Заменяет нижнюю или верхнюю половину 256-битного регистра YMM значения 128-битного исходного операнда. Другая половина пункта назначения не изменилась.
VEXTRACTI128	Извлекает нижнюю или верхнюю половину 256-битного регистра YMM и копирует значение в 128-битный целевой операнд.
VGATHERDPD	Собирает значения с плавающей запятой одинарной или точности, используя 32- или 64-битные индексы и масштаб.
VGATHERQPD
VGATHERDPS
VGATHERQPS
VPGATHERDD	Собирает 32- или 64-разрядные целочисленные значения с использованием 32- или 64-разрядных индексов и масштабирования.
VPGATHERDQ
VPGATHERQD
VPGATHERQQ
VPMASKMOVD	Условно считывает любое количество элементов из операнда векторной SIMD назначения в регистр назначения, оставляя остальные элементы назначения непрочитанными и устанавливающими память до соответствующих элементов в регистре нуля. В качестве альтернативы, условно записывает любое количество элементов из операнда регистратора SIMD в операнд векторной памяти, оставляя остальные элементы операнда неизменными.
VPMASKMOVQ
VPERMPS	Перемешать восемь 32-битных векторных элементов одного 256-битного исходного операнда в 256-битный вызов операнда с регистром или операндом памяти в качестве селектора.
VPERMD
VPERMPD	Перемешать четыре 64-битных элемента одного 256-битного источника памяти операнда в 256-битный целевой операнд, используя регистр или операнд в качестве селектора.
VPERMQ
VPERM2I128	Перемешать (два из) четырех 128-битных векторных элементов двух 256-битных исходных операндов в 256-битный операнд назначения с непосредственной константой в качестве селектора.
VPBLENDD	Двойное слово, немедленная версия инструкций PBLEND из SSE4.
VPSLLVD	Сдвиг влево логический. Допускает переменные сдвиги, при которых каждый элемент сдвигается в соответствии с упакованным вводом.
VPSLLVQ
VPSRLVD	Сдвиг вправо логический. Допускает переменные сдвиги, при которых каждый элемент сдвигается в соответствии с упакованным вводом.
VPSRLVQ
VPSRAVD	Сдвиг вправо арифметически. Допускает переменные сдвиги, при которых каждый элемент сдвигается в соответствии с упакованным вводом.

AVX-512

Представлено в Intel Xeon Phi x20053>

Векторные операции с 512-битными регистрами.

AVX-512 foundation

Инструкции Intel AES

6 новых инструкций.

RDRAND и RDSEED

инструкций Intel SHA

7 новых инструкций.

Неданные инструкции x86

ЦП x86 содержит недокументированные инструкции, которые реализованы в некоторых официальных документах. Их можно найти в различных источниках в Интернете, таких как Список прерываний Ральфа Брауна и на sandpile.org

Недокументированное Инструкции x87

FFREEP выполняет FFREE ST (i) и извлекает стек

• CLMUL
• RDRAND
• Расширения Larrabee
• Расширенные векторные расширения 2
• Бит Наборы инструкций манипуляции
• CPUID

В Wikibook x86 Assembly есть страница на тему: X86 Instructions

• Бесплатная документация для IA-32 и x86-64, предоставляется Intel
• x86 O Справочник по pcode и инструкциям
• Справочник по инструкциям x86 и amd64
• Таблицы инструкций: Списки задержек выполнения инструкций, пропускной способности и разбивки микроопераций для процессоров Intel, AMD и VIA
• Список инструкций Netwide Assembler (от Сетевой ассемблер )