Войти
A кристалл фотография Micron Technology MT4C1024 DRAM интегральная схема. Его емкость составляет 1 мегабит, эквивалент 
бит или 128 кБ. Динамическая память с произвольным доступом (динамическая RAM или DRAM ) - это тип случайного доступа полупроводниковой памяти который хранит каждый бит данных в ячейке памяти, состоящей из крошечного конденсатора и транзистора, оба обычно основаны на технология металл-оксид- полупроводник (МОП). Конденсатор можно заряжать или разряжать; Эти два состояния используются для представления двух значений бита, обычно называемого 0 и 1. Электрический заряд на конденсаторах медленно утекает, поэтому без вмешательства данные на микросхеме скоро будут потеряны. Чтобы предотвратить это, DRAM требует внешней схемы обновления, которая периодически перезаписывает данные в конденсаторах, восстанавливая их первоначальный заряд. Этот процесс обновления является определяющей характеристикой динамической памяти с произвольным доступом, в отличие от статической памяти с произвольным доступом (SRAM), которая не требует обновления данных. В отличие от флэш-памяти, DRAM является энергозависимой памятью (по сравнению с энергонезависимой памятью ), поскольку она быстро теряет свои данные при отключении питания. Однако DRAM демонстрирует ограниченную остаточную способность данных..
DRAM обычно имеет форму микросхемы интегральной схемы, которая может состоять из десятков и миллиардов ячеек памяти DRAM. Микросхемы DRAM широко используются в цифровом электронике, где требуется недорогая и высокопроизводительная компьютерная память. Одним из самых больших приложений для DRAM является основная память (в просторечии называемая «RAM») в современных компьютерах и графических картах (где «основная память» называется графической памятью). Он также используется во многих мобильных устройствах консолях для видеоигр. Напротив, SRAM, которая быстрее и дороже DRAM, обычно используется там, где скорость имеет большее значение, чем стоимость и размер, например, кэш-память в процессорах.
. Необходима система для выполнения обновлений, DRAM имеет более сложные схемы и требования к синхронизации, чем SRAM, но она используется более широко. Преимущество DRAM заключается в структурной простоте ячеек памяти: для каждого бита требуется только один транзистор и конденсатор по сравнению с четырьмя или шестью транзисторами в SRAM. Это позволяет DRAM достичь очень высокой плотности, что снижает удельную стоимость DRAM. Используемые транзисторы и конденсаторы очень малы; миллиарды могут поместиться на одной микросхеме памяти. DRAM из-за динамического характера ячеек памяти относительно большое количество энергии с различными способами управления энергопотреблением.
Цена на бит DRAM в 2017 году выросла на 47%, самый большой скачок за 30 лет после скачка на 45% в 1988 году, в то время как в последние годы цена снижалась.
Схематический рисунок, изображающий поперечное сечение исходной ячейки с одним транзистором и одним конденсатором NMOS DRAM. Он был запатентован в 1968 году. криптоаналитическая время машина с кодовым названием «Водолей», использовавшаяся в Блетчли-парке во Второй мировой войны, включающая в себя зашитую динамику объема памяти. Бумажная лента была прочитана, и символы на ней «запомнились в динамическом хранилище... В хранилище использовалась большая батарея конденсаторов, которые были либо заряжены, либо нет, заряженный конденсатор, представляющий крест (1), и незаряженная конденсаторная точка (0). Был применен период зарядного импульса для пополнения заряда (отсюда и термин «динамический») ».
В 1964 году Арнольд Фарбер и Юджин Шлиг, работающие в IBM, создали ячейку памяти с жестким монтажом, использующую затвор транзистора и туннельный диод защелку. Они заменили защелку двумя транзисторами и двумя резисторами , конфигурация, которая стала известна как ячейка Фарбера-Шлига. В том же году они подали заявки на закрытие изобретения, но она была отклонена. В 1965 году Бенджамин Агуста и его команда в IBM создали 16-битный кремниевый чип памяти на основе ячейки Фарбера-Шлига с 80 транзисторами, 64 резисторами и 4 диодами. В электронном калькуляторе Toshiba "Toscal" BC-1411 , который был представлен в памяти в ноябре 1965 года, использовалась форма емкостной DRAM (180 бит), построенная на дискретных биполярных ячейки памяти.
В самых ранних формах DRAM, упомянутых выше, использовались биполярные транзисторы. Биполярная память DRAM не могла конкурировать с более низкой ценой в то время на магнитном сердечнике. Конденсаторы также использовались для более ранних схем памяти, таких как барабан компьютера Атанасова - Берри, лампа Вильямса и трубка Selectron.
. МОП-транзистор (металл-оксид-полупроводник полевой транзистор ), также известный как МОП-транзистор, авторы Мохамед Аталла и Давон Канг в Bell Labs в 1959 году, привела разработка металл-оксид-полупроводник (MOS) DRAM. В 1966 году доктор Роберт Деннард из Исследовательского центра Томаса Дж. Уотсона IBM работал над МОП-памятью и пытался создать альтернативу SRAM, которая требовала шести МОП-транзисторов для каждого бит данных. Изучая характеристики технологии МОП, он обнаружил, что она способна создать конденсаторы, и что сохранение или отсутствие заряда на МОП-конденсаторе может представить 1 и 0 бита, в то время как МОП-транзистор может записью управлять зарядом в конденсатор. Это привело к его разработке памяти MOS DRAM с одним транзистором. Он подал патент в 1967 году и получил патент США номер 3,387,286 в 1968 году. MOS-память более дешевая и потребляла меньше энергии, чем память на магнитных сердечниках.
MOS Микросхемы DRAM были коммерциализированы в 1969 году компанией Advanced Memory system, Inc из Саннивейл, Калифорния. Этот 1000-битный чип был продан компанией Honeywell, Raytheon, Wang Computer и другим. В том же году Honeywell попросила Intel создать DRAM с использованием разработанной имитранзисторной ячейки. В начале 1970-х им стал Intel 1102. Однако у 1102 было много проблем, что побудило Intel начать работу над улучшенным дизайном в секрете, чтобы избежать конфликта с Honeywell. Это стало первым коммерчески доступным DRAM, Intel 1103, в октябре 1970 года, несмотря на первоначальные проблемы с низкой производительностью до пятой ревизии масок. 1103 был разработан Джоэлом Карпом и выложен Пэтом Эрхартом. Маски были вырезаны Барбарой Манесс и Джуди Гарсия. Память MOS обогнала память на магнитных сердечниках и доминирующей технологией памяти в начале 1970-х.
Первой DRAM с мультиплексированными строками и столбцами адресными строками была Mostek MK4096 4 Кбит DRAM, например Робертом Пробстингом и представленный в 1973 году. Эта схема адресации использует одни и те же адресные контакты для приема младшей и старшей половин памяти ячейки памяти, в которую входят, переключаясь между двумя половинами при чередовании циклов шины. Это радикальный шаг вперед, фактически уменьшивший вдвое количество требуемых адресных строк, разрешив ему вписаться в пакеты с меньшим контактом - ценовое преимущество, которое росло с каждым скачком в размере памяти. MK4096 оказался очень надежной конструкцией для пользовательских приложений. При плотности 16 кбит преимущество в увеличилось; DRAM Mostek MK4116 объемом 16 кбит, представленный в 1976 году, занял более 75% мирового рынка DRAM. Однако по мере увеличения плотности до 64 кбит в начале 1980-х, Mostek и другие производители США уступили место японским производителям DRAM, которые доминировали на рынках США и мира в 1980-х и 1990-х годах.
В начале 1985 года Гордон Мур решил отозвать Intel от производства DRAM. К 1986 году все производители микросхем в США прекратили производство DRAM.
В 1985 году, когда микросхемы памяти DRAM 64K были наиболее быстрыми микросхемами, используемыми в компьютерах, и когда более 60% эти микросхемы были произведены в Японии компании, производители полупроводников в приложениях, обвинили японские компании в экспортном демпинге с целью вытеснить производителей в Штатах с рынка микросхем массовой памяти.
Синхронная динамическая память с произвольным доступом (SDRAM) была заблокирована Samsung. Первым коммерческим чипом SDRAM был Samsung KM48SL2000, имеющий емкость 16 Мб и был представлен в 1992 году. Первым коммерческим чипом DDR SDRAM (удвоенная скорость передачи SDRAM) - это микросхема памяти DDR SDRAM на 64 МБ, выпущенная Samsung в 1998 году.
Позже, в 2001 году, японские производители DRAM обвинили корейских производителей DRAM в демпинге.
В 2002 году производители компьютеров в США заявляют о фиксирование цены DRAM.
Принципы работы для чтения простого 4 
4 массива DRAM 
Базовая структура обычно ячеек DRAM DRAM размещается в прямоугольном массиве ячеек накопления заряда, состоящем из одного конденсатора и транзистора на бит данных. На рисунке показан простой пример с матрицей ячеек четыре на четыре. Некоторые матрицы DRAM состоят из многих тысяч ячеек по высоте и ширине.
Длинные горизонтальные линии, соединяющие линию, известны как словарные строки. Каждый столбец ячеек состоит из двух битовых линий, каждую из которых со своими двумя остальными ячейками памяти в столбце (рисунок не включает эту деталь). Они обычно как известны битовые линии «+» и «-».
A усилитель устройства по существу представляет собой пару перекрестно соединенных инверторов между битовыми линиями. Первый инвертор соединен с входом от битовой строки + и выходом с - битовой линии. Вход второго инвертора - это битовая строка - с выходом - битовая линия +. Это приводит к положительной обратной связи, которая стабилизируется после того, как одна битовая линия полностью достигает своего максимального напряжения, а другая битовая линия - минимально возможного напряжения.
Запись в ячейку DRAM Для сохранения данных открывается строка, и временно активируется усилитель данного столбца. принудительно переводится в желаемое состояние высокого или низкого напряжения, тем самым заставляя разрядную шину заряжать или разряжать накопительный конденсатор ячейки до желаемого значения. Из-за конфигурации положительной обратной связи усилителя считывания он будет удерживать битовую линию при стабильном напряжении после того, как вынуждающее напряжение будет снято. Во время записи в определенной ячейке все столбцы в строке воспринимаются одновременно, как и во время чтения, поэтому, хотя заряд конденсатора ячейки памяти изменяются только в одном столбце, вся строка обновляется (записывается обратно), как показано на рисунке справа.
Обычно производители указывают, что каждая строка должна обновляться каждые 64 мс или менее, как определено стандартом JEDEC.
Некоторые системы обновляют программирование в пике активности, включающем все строки, каждые 64 мс. Другие системы обновляют одну строку за интервалом в 64 мс. Например, для системы с 2 = 8 192 строками потребуется ступенчатая частота обновления одной строки каждые 7,8 мкс, что составляет 64 мс, разделенные на 8 192 строки. Некоторые системы реального времени обновляют часть памяти внешнего таймера, который управляет работой остальной системы, например, интервал вертикального гашения, который происходит каждые 10–20 мс. в видеооборудовании.
Адрес строки, которая будет обновлена следующей, поддерживаемой внешней внешней логикой или счетчиком в DRAM. Система, которая использует адрес строки (и команду обновления), делает это, чтобы иметь больший контроль над тем, когда обновлять и какую строку обновлять. Это делается для минимизации конфликтов при доступе к памяти, поскольку такая система знает как шаблоны доступа к памяти, так и требования к обновлению DRAM. Когда адрес строки предоставляется счетчиком в DRAM, система отказывается от контроля над обновленной строкой и предоставляет только команду обновления. Некоторые современные DRAM способны самообновляться; никакой внешней логики не требуется, чтобы дать команду DRAM обновить или предоставить адрес строки.
При некоторых условиях большая часть данных в DRAM может быть восстановлена, даже если DRAM не обновлялся в течение нескольких минут.
Для полностью описать время работы DRAM. Вот несколько примеров для двух уровней синхронизации асинхронной DRAM из таблицы данных, опубликованной в 1998 году:
| «50 нс» | «60 нс» | Описание | |
|---|---|---|---|
| tRC | 84 нс | 104 нс | Время произвольного цикла чтения или записи (от одного полного цикла / цикла RAS до другого) |
| tRAC | 50 нс | 60 нс | Время доступа: / От низкого уровня до выхода действительных данных |
| tУЗО | 11 нс | 14 нс | / От низкого уровня до / Время низкого уровня CAS |
| tRAS | 50 нс | 60 нс | / длительность импульса RAS (минимум / время низкого уровня RAS) |
| tRP | 30 нс | 40 нс | / время предварительной зарядки RAS (минимальное / высокое время RAS) |
| tPC | 20 нс | 25 нс | Время цикла чтения или записи в страничном режиме (/ CAS to / CAS) |
| tAA | 25 нс | 30 нс | Время доступа: адрес столбца действителен для вывода действительных данных (включая адрес время установки до / CAS low) |
| tCAC | 13 нс | 15 нс | Время доступа: / CAS низкий для вывода достоверных данных |
| tCAS | 8 нс | 10 нс | / CAS низкая минимальная длительность импульса |
Таким образом, обычно цитируемое число - это время доступа / RAS. Пришло время прочитать случайный бит из предварительно заряженного массива DRAM. Время на чтение дополнительных бит с открытой страницы намного меньше.
Когда к такому ОЗУ обращается тактовая логика, время обычно округляется до ближайшего тактового цикла. Например, при доступе к конечному автомату 100 МГц (т. Е. Тактовая частота 10 нс) DRAM 50 нс может выполнить первое чтение за пять тактовых циклов и дополнительные чтения в пределах той же страницы каждые два тактовых цикла. Обычно это описывалось как "5-2-2-2", так как обычно было четыре цикла чтения на странице.
При описании синхронной памяти синхронизация описывается счетчиками тактовых циклов, разделенными дефисами. Эти числа представляют t CL‐tRCD ‐tRP‐tRAS, кратное времени цикла тактовой частоты DRAM. Обратите внимание, чтострок и столбцов (Jacob, стр. 358–361).
Электрические или магнитные помехи внутри компьютерной системы могут привести к тому, что один бит DRAM самопроизвольно переведет в противоположное состояние. Большинство одноразовых («программных ») ошибок в микросхемах DRAM происходит в результате фонового излучения, в основном нейтронов от космических лучей вторичные, которые Может улучшить содержимое одной или нескольких ячеек памяти или мешать работе схемы, используемой для их чтения / записи.
Проблема может быть уменьшена с помощью избыточных битов памяти и дополнительных схем, которые используют эти биты для обнаружения и исправления программных ошибок. В большинстве случаев обнаружение и исправление выполняется контроллером памяти ; иногда необходимая логика реализуется в микросхемах или модулях DRAM, что позволяет использовать память ECC для систем, не поддерживающих ECC. Дополнительные биты памяти используются для записи четности и для восстановления пропущенных данных с помощью кода исправления ошибок (ECC). Четкость позволяет обнаруживать все однобитовые ошибки (фактически, любое нечетное количество ошибочных битов). Наиболее распространенный код исправления ошибок, SECDED код Хэмминга, позволяет исправлять однобитовые, а в обычной конфигурации с помощью дополнительного бита четности ошибки обнаруживать двухбитовые.
Недавние исследования показывают широко исследуемую частоту ошибок с разницей более чем на семь порядков, в диапазоне от 10-10 ошибок / бит · ч, примерно одна битовая ошибка в час на гигабайт памяти до одной битовой в столетие., на гигабайт памяти. Schroeder et al. Исследование 2009 года сообщило о 32% вероятности того, что данный компьютер исследование будет страдать хотя бы от одной исправляемой ошибки в год, что большинство таких ошибок являются периодическими, а не мягкими ошибками. Исследование, проведенное в 2010 году в исследовании Рочестера, также показало, что значительная часть ошибок памяти - это периодические серьезные ошибки. Крупномасштабные исследования основной памяти без ECC на ПК и ноутбуках показывают, что необнаруженные ошибки являются значительным числом системных сбоев: в исследовании сообщается о вероятности 1 из 1700 на 1,5% протестированной (экстраполяция до 26%). шанс для общего объема памяти), что компьютер будет иметь ошибку памяти каждые восемь месяцев.
Хотя динамическая память указана только и гарантированно сохраняет содержимое при подаче питания и обновлении через каждые короткие промежутки времени (часто 64 мс) конденсаторы емкости памяти часто сохраняют свои значения в течение длительного времени, особенно при низких температурах. При некоторых условиях большую часть данных в DRAM можно восстановить, даже если они не обновлялись за несколько минут.
Это свойство можно использовать для обхода безопасности и восстановления, хранящихся в основной памяти, которая, как обязана, разрушается при отключении питания. Компьютер можно было быстро перезагрузить и прочитать содержимое основной памяти; или удалив модули памяти компьютера, охладив их, чтобы продлить срок хранения данных, а затем перенести их на другой компьютер для считывания. Такая атака была использована для обхода популярных систем шифрования дисков, таких как с открытым исходным кодом TrueCrypt, Microsoft BitLocker Drive Encryption и Apple. Хранилище файлов. Этот тип атаки компьютер часто называют атакой холодной загрузки.
Динамическая память, по определению, требует периодического обновления. Более того, чтение динамической памяти - это деструктивная операция, требуемая перезарядки ячеек памяти в считанной строке. Если эти процессы связаны, операция чтения может вызвать программные ошибки. В частности, существует риск утечки некоторого заряда между соседними ячейками, в результате чего обновление или считывание одной строки может вызвать ошибку в соседней строке или даже соседней строке. Осведомленность об ошибках возмущений восходит к первой коммерчески доступной DRAM в начале 1970-х годов (Intel 1103 ). Несмотря на применяемые производителями методов снижения риска, в ходе анализа 2014 года коммерческие исследователи доказали, что коммерчески доступные микросхемы DRAM DDR3, произведенные в 2012 и 2013 годах, подвержены ошибкам, с помехами. Связанный побочный эффект, привел к наблюдаемым переворотам битов, получил название рядовой молоток.
ИС динамического ОЗУ обычно упаковываются в формованные эпоксидные корпуса с внутренней рамкой выводов для соединения между кремни кристалловым и выводами корпуса. В исходной конструкции IBM PC использовались ИС, упакованные в двухрядные корпуса, припаянные непосредственно к плате или установленным в гнездах. Плотность памяти увеличилась, пакет DIP больше не использовался. Для удобства использования нескольких интегральных схем динамического ОЗУ могут быть установлены в одном модуле памяти, что позволяет устанавливать 16-разрядную, 32-разрядную или 64-разрядную память в одном блоке, без необходимости для установки вставлять несколько отдельных модулей. интегральные схемы. Модули памяти дополнительные устройства для проверки четности или исправления ошибок устройства. В ходе эволюции настольных компьютеров было разработано несколько стандартизированных типов модулей памяти. Портативные компьютеры, игровые приставки и специализированные устройства могут иметь собственные форматы модулей памяти, которые могут быть взаимозаменяемы со стандартными частными настольными компьютерами по причинам упаковки или собственности.
DRAM, интегрированная в интегральную схему, разработанную в рамках логически оптимизированного процесса (например, специализированная интегральная схема, микропроцессор или вся система на микросхеме ) называется встроенной DRAM (eDRAM). Для встроенной DRAM требуются конструкции ячеек DRAM, которые можно изготавливать, препятствующими изготовлению транзисторов с быстрой коммутацией, используемыми в высокопроизводительной логике, а также модификацией стандартной технологической технологии с оптимизацией логики для согласования этапов процесса, необходимых для создания структур ячеек DRAM.
Первая основная ячейка и массив DRAM сохраняли одну и ту же базовую структуру в течение многих лет, типов DRAM в основном различаются множеством различных интерфейсов для связи с микросхемами DRAM.
Первоначальное ОЗУ, известное теперь под ретронимом «асинхронное ОЗУ», было первым типом используемого ОЗУ. С момента своего появления в конце 1960-х годов он был обычным явлением в вычислениях примерно до 1997 года, когда он был в основном заменен синхронной DRAM. В настоящее время производство асинхронной RAM относительно редко.
Асинхронная микросхема DRAM имеет силовые соединения, количество адресных входов (обычно 12) и несколько (обычно одна или четыре) двунаправленных линий данных. Имеется четыре управляющих сигнала активный-низкий :
Этот интерфейс обеспечивает прямое управление внутренней синхронизацией. Когда RAS переводится в низкий уровень, цикл CAS не должен предприниматься до тех пор, пока усилители считывания не определят состояние памяти, и RAS не должны быть возвращены в высокий уровень, пока ячейки памяти не будут обновлены. Когда УЗВ находится на высоком уровне, его необходимо удерживать достаточно долго для завершения предварительной зарядки.
Хотя DRAM асинхронным, сигналы обычно генерируются контроллером памяти с синхронизацией, который ограничивает их синхронизацию кратностью тактового цикла контроллера.
Классическая асинхронная память DRAM обновляется путем открытия каждой строки по очереди.
Циклы обновления распределяются по всему интервалу обновления таким образом, что все строки обновляются в пределах требуемого интервала. Чтобы обновить систему данных с помощью функции «Обновление только удаленного доступа», выполните следующие действия:
Это можно сделать, указав адрес строки и установив низкий уровень для РАН; нет необходимости выполнять какие-либо циклы CAS. Для последовательного переадресации необходим необходимый внешний счетчик.
Для удобства счетчик был быстро встроен в сами микросхемы DRAM. Если линия CAS переводится в низкий уровень перед RAS (обычноэто недопустимая операция), тогда DRAM игнорирует вводимые адреса и внутренний счетчик для выбора строки для открытия. Это известно как обновление CAS-before-RAS (CBR). Это стала форма обновления для асинхронной DRAM и единственной, обычно используемой с SDRAM.
При поддержке обновления CAS-before-RAS можно отменить подтверждение RAS, удерживая низкий уровень CAS, чтобы сохранить вывод данных. Если затем снова утверждается RAS, выполняется цикл обновления ЦБ РФ, в то время как выходы DRAM остаются действительными. Вывод данных не прерывается, это называется скрытым обновлением.
DRAM страничного режима является незначительной модификацией интерфейса DRAM IC первого поколения, которая улучшает производительность и выполняет в записи, избегая неэффективности предварительной зарядки и многократного открытия одной и той же строки для доступа к другому столбцу. В режиме памяти DRAM в постраничном режиме после того, как была запущена операция удержания низкого уровня для RAS, можно было выполнить несколько операций чтения или записи в любой из столбцов в строке. Доступ к каждому столбцу инициировался заявлением CAS и представлением адреса столбца. Для операций чтения после задержки (t CAC) действительные данные отображаются на выводах данных, которые появились на высоком уровне Z до представления достоверных данных. Для записи сигнал разрешения записи и данные записи будут представлены вместе с адресом столбца.
DRAM страничного режима позже была улучшена с небольшой модификацией, которая еще больше уменьшила задержку. DRAM с таким улучшением были названы DRAM с быстрым страничным режимом (FPM DRAM). В страничном режиме DRAM CAS был подтвержден до того, как был предоставлен адрес столбца. В памяти DRAM FPM адрес столбца может быть предоставлен, пока CAS еще не подтвержден. Адрес столбца распространялся по путям данных адреса столбца, но не выводил данные на выводы до тех пор, пока не был подтвержден CAS. До утверждения CAS выводы вывода данных держались на высоком Z. FPM DRAM уменьшил задержку t CAC. DRAM с быстрым страничным режимом была представлена в 1986 году и использовалась в Intel 80486.
Статический столбец - это вариант быстрого страничного режима, в котором не нужно указать адрес столбца, но, скорее, адресные входы могут можно изменить с удержанием низкого уровня CAS, и выходные данные будут обновлены соответствующим образом через несколько наносекунд.
Режим полубайта - это еще один вариант, в котором к последовательным последовательностям в строке можно получить доступ с помощью четырех последовательных импульсов CAS. Отличие от обычного страничного режима состоит в том, что входы адреса не используются для краев CAS со второго по четвертый; они генерируются внутри, начиная с адреса, предоставленного для первого края CAS.
Пара 32 MB модулей EDO DRAM EDO DRAM была изобретена и запатентована в 1990-х годах компанией Micron Technology, которая затем предоставила лицензию на технологию многим другим производителям памяти. EDO RAM, иногда называемая DRAM с включенным гиперпраничным режимом, похожа на DRAM с быстрым страничным режимом с дополнительной функцией, заключающейся в том, что новый цикл доступа может быть запущен при сохранении активности вывода данных предыдущего цикла. Это допускает определенное перекрытие в работе (конвейерная обработка), что позволяет несколько улучшить производительность. Это до 30% быстрее, чем FPM DRAM, которую она начала заменять в 1995 году, когда Intel представила набор микросхем 430FX с поддержкой EDO DRAM. Независимо от увеличения производительности, модули SIMM FPM и EDO могут использоваться взаимозаменяемо во многих (но не во всех) приложениях.
Если быть точным, EDO DRAM начинает вывод данных на заднем фронте CAS, но не останавливает выводится, когда CAS снова поднимается. Он сохраняет вывод действительным (тем самым увеличивая время вывода данных) до тех пор, пока либо не будет отменено подтверждение RAS, либо пока новый задний фронт CAS не выберет другой адрес столбца.
Одноцикловый EDO может выполнять полную транзакцию памяти за один такт. В противном случае каждый последовательный доступ к ОЗУ на одной и той же странице занимает два тактовых цикла вместо трех после выбора страницы. Производительность и возможности EDO позволили ему в некоторой степени заменить медленные кеши второго уровня ПК. Это дало возможность уменьшить огромную потерю производительности, связанную с отсутствием кеш-памяти второго уровня, и при этом удешевило сборку систем. Это также было хорошо для ноутбуков из-за трудностей с их ограниченным форм-фактором и ограниченным временем автономной работы. Система EDO с кэш-памятью L2 была заметно быстрее, чем старая комбинация FPM / L2.
Одноцикловая EDO DRAM стала очень популярной на видеокартах к концу 1990-х годов. Это была очень низкая стоимость, но с точки зрения производительности почти такая же, как и у гораздо более дорогой VRAM.
Развитие EDO DRAM, Burst EDO DRAM, могло обрабатывать четыре адреса памяти за один пакет, максимум 5-1-1-1, экономия дополнительных трех тактов по оптимально спроектированной памяти EDO. Это было сделано путем добавления счетчика адресов на чип, чтобы отслеживать следующий адрес. BEDO также добавила этап конвейера, позволяющий разделить цикл доступа к странице на две части. Во время операции чтения из памяти первая часть обращалась к данным из массива памяти на выходной каскад (вторая защелка). Вторая часть управляла шиной данных от этой защелки на соответствующем логическом уровне. Поскольку данные уже находятся в выходном буфере, достигается более быстрое время доступа (до 50% для больших блоков данных), чем с традиционным EDO.
Хотя BEDO DRAM продемонстрировала дополнительную оптимизацию по сравнению с EDO, к тому времени, когда она стала доступной, рынок сделал значительные инвестиции в синхронную DRAM, или SDRAM [1]. Хотя BEDO RAM в некоторых отношениях превосходила SDRAM, последняя технология быстро вытеснила BEDO.
SDRAM значительно изменяет интерфейс асинхронной памяти, добавляя линию синхронизации (и включения синхронизации). Все остальные сигналы принимаются по нарастающему фронту тактового сигнала.
Входы RAS и CAS больше не действуют как стробоскопы, а вместо этого, вместе с / WE, являются частью 3-битной команды:
| CS | RAS | CAS | WE | Адрес | Команда |
|---|---|---|---|---|---|
| H | x | x | x | x | Запрет команды (нет операции) |
| L | H | H | H | x | Нет операции |
| L | H | H | L | x | Завершение пакета: останов выполняется пакетное чтение или запись. |
| L | H | L | H | Column | Считывается из текущей активной строки. |
| L | H | L | L | Column | Запись в текущую активную строку. |
| L | L | H | H | Row | Активировать строку для чтения и записи. |
| L | L | H | L | x | Предварительная зарядка (деактивация) текущей строки. |
| L | L | L | H | x | Автообновление: обновить одну строку каждого банка с использованием внутреннего счетчика. |
| L | L | L | L | Mode | Регистр режима загрузки: адресная шина определяет режим работы DRAM. |
Функция строки OE расширена до побайтового сигнала "DQM", который управляет вводом данных (записью) в дополнение к выводу данных (считыванием). Это позволяет микросхемам DRAM быть шире 8 бит при сохранении поддержки записи с побайтовой детализацией.
Многие временные параметры остаются под контролем контроллера DRAM. Например, между активацией строки и командой чтения или записи должно пройти минимальное время. Один важный параметр должен быть запрограммирован в самой микросхеме SDRAM, а именно: задержка CAS. Это количество тактов, разрешенных для внутренних операций между командой чтения и первым словом данных, появляющимся на шине данных. Команда «Загрузить регистр режима» используется для передачи этого значения в микросхему SDRAM. Другие настраиваемые параметры включают длину пакетов чтения и записи, то есть количество слов, передаваемых за одну команду чтения или записи.
Наиболее существенное изменение и основная причина того, что SDRAM вытеснила асинхронную RAM, - это поддержка нескольких внутренних банков внутри микросхемы DRAM. Используя несколько битов «адреса банка», которые сопровождают каждую команду, можно активировать второй банк и начать чтение данных во время чтения из первого банка. Посредством чередования банков устройство SDRAM может поддерживать постоянную занятость шины данных в отличие от асинхронной DRAM.
SDRAM с одной скоростью передачи данных (иногда известная как SDR) - это исходное поколение SDRAM; он выполнял однократную передачу данных за такт.
SDRAM с удвоенной скоростью передачи данных (DDR) была более поздним развитием SDRAM и использовалась в памяти ПК с 2000 года. Последующие версии нумеруются последовательно (DDR2, DDR3 и т. Д.). DDR SDRAM внутренне выполняет доступ двойной ширины с тактовой частотой и использует интерфейс двойной скорости передачи данных для передачи половины по каждому фронту тактовой частоты. DDR2 и DDR3 увеличили этот коэффициент до 4х и 8х соответственно, обеспечивая пакеты из 4 и 8 слов за 2 и 4 тактовых цикла соответственно. Скорость внутреннего доступа в основном не изменилась (200 миллионов в секунду для памяти DDR-400, DDR2-800 и DDR3-1600), но каждый доступ передает больше данных.
Direct RAMBUS DRAM (DRDRAM) был разработан Rambus. Впервые поддержанный на материнских платах в 1999 году, он должен был стать отраслевым стандартом, но уступил ему DDR SDRAM, что сделало его технически устаревшим к 2003 году.
DRAM суменьшенной задержкой - это высокопроизводительная SDRAM с двойной скоростью передачи данных (DDR), которая сочетает в себе быстрый произвольный доступ с высокой пропускной способностью и предназначена в основном для сетевых приложений и приложений кэширования.
Графическое ОЗУ - это асинхронные и синхронные ОЗУ, предназначенные для задач, связанных с графикой, таких как память текстур и кадровые буферы, найденные на видеокарты.
VRAM - это двухпортовый вариант DRAM, который когда-то обычно использовался для хранения кадрового буфера в некоторых графических адаптерах .
WRAM - это вариант VRAM, который когда-то использовался в графических адаптерах, таких как Matrox Millennium и ATI 3D Rage Pro. WRAM был разработан, чтобы работать лучше и стоить меньше, чем VRAM. WRAM предлагает до 25% большую пропускную способность, чем VRAM, и ускоряет часто используемые графические операции, такие как рисование текста и заливка блоков.
Multibank DRAM - это тип специализированной DRAM, разработанной пользователя MoSys. Он состоит из небольших банков памяти по 256 КБ, которые работают в режиме чередования, обеспечивая пропускную способность, подходящую для видеокарт, при более низкой стоимости памяти, такой как SRAM. MDRAM также позволяет выполнять операции с двумя банками за один такт, позволяя иметь несколько одновременных доступов, если доступы были независимыми. MDRAM в основном использовалась в графических картах, например, с чипсетами Tseng Labs ET6x00. Платы на основе этого набора микросхем часто имели необычную емкость 2,25 МБ из-за способности MDRAM более легко реализовать с такой емкостью. Графическая карта с 2,25 МБ MDRAM имела достаточно памяти, чтобы обеспечить 24-битный цвет при разрешении 1024 × 768 - очень популярная настройка в то время.
SGRAM - это специализированная форма SDRAM для графических адаптеров. Он добавляет такие функции, как битовое маскирование (запись в заданную битовую плоскость, не затрагивая другие) и блочную запись (заполнение блока памяти одним цветом). В отличие от VRAM и WRAM, SGRAM однопортовый. Однако он может открывать две страницы памяти одновременно, что имитирует двухпортовый характер других технологий видеопамяти.
Графическая память с удвоенной скоростью передачи данных SDRAM (GDDR SDRAM) - это тип специализированной DDR SDRAM, разработанной для использования в качестве основной памяти графических процессоров (GPU). GDDR SDRAM отличается от обычных типов DDR SDRAM, таких как DDR3, хотя они используют некоторые основные технологии. Их основные характеристики - более высокие тактовые частоты как ядра DRAM, так и интерфейса ввода-вывода, что обеспечивает большую пропускную способность памяти для графических процессоров. По состоянию на 2018 год существует шесть последовательных поколений GDDR: GDDR2, GDDR3, GDDR4, GDDR5 и GDDR5X., GDDR6
1 Мбит высокоскоростная CMOS псевдостатическая RAM, созданная Toshiba PSRAM или PSDRAM является динамической RAM с встроенная схема обновления и управления адресами, чтобы она работала аналогично статической RAM (SRAM). Он сочетает в себе высокую плотность DRAM с простотой использования настоящего SRAM. PSRAM (созданный Numonyx ) используется в Apple iPhone и других встроенных системах, таких как XFlar Platform.
Некоторые компоненты DRAM имеют «режим самообновления». Хотя здесь используется большая часть той же логики, которая необходима для псевдостатической работы, этот режим часто эквивалентен режиму ожидания. Он предоставляется в первую очередь для того, чтобы позволить системе приостанавливать работу своего контроллера DRAM для экономии энергии без потери данных, хранящихся в DRAM, а не для разрешения работы без отдельного контроллера DRAM, как в случае с PSRAM.
встроенный вариант PSRAM был продан MoSys под названием 1T-SRAM. Это набор небольших банков DRAM с кешем SRAM впереди, чтобы он работал так же, как SRAM. Он используется в игровых приставках Nintendo GameCube и Wii.
Портал электроники | journal =() Подробное описание текущей технологии DRAM.