V-11

редактировать
Модуль ЦП KA820-AA от миникомпьютера VAX 8200, содержащего набор микросхем микропроцессора V-11

V-11, под кодовым названием "Scorpio", представляет собой реализацию набора микросхем минипроцессора на основе VAX архитектуры набора команд (ISA), разработанной и изготовлено компанией Digital Equipment Corporation (DEC).

Содержание

  • 1 История
  • 2 Описание
    • 2.1 Микросхема ПЗУ / ОЗУ
    • 2.2 Микросхема I / E
    • 2.3 M микросхема
    • 2.4 F-микросхема
    • 2.5 Кэш-память
    • 2.6 Физические характеристики
  • 3 Ссылки
  • 4 Дополнительная литература
  • 5 Внешние ссылки

История

V-11 был первым микропроцессором VAX от Digital, но он был вторым после MicroVAX 78032. Он был представлен на 39-й Международной конференции по твердотельным схемам, состоявшейся в 1984 году вместе с MicroVAX 78032, и был представлен в начале 1986 года в системах, работающих на частоте 5 МГц (время цикла 200 нс) и в 1987 году на частоте 6,25 МГц ( Время цикла 160 нс). V-11 был собственностью DEC и использовался только в их VAX 8200, VAX 8250, VAX 8300 и VAX 8350 миникомпьютеры ; и VAXstation 8000 workstation.

На частоте 5 МГц V-11 работал примерно так же, как суперминикомпьютер VAX-11/780 . На частоте 6,25 МГц он работал примерно в 1,2 раза быстрее, чем VAX-11/780.

V-11 был частью программы Scorpio, целью которой было предоставить DEC возможность разрабатывать и производить очень крупномасштабную интеграцию (VLSI) интегральные схемы (ИС). Другими аспектами программы были разработка нового пакета автоматизированного проектирования (CAD) и полупроводникового процесса, результатами которых стали CHAS и ZMOS, соответственно. ZMOS был первым полупроводниковым процессом, полностью разработанным DEC.

Описание

V-11 представлял собой многокристальную конструкцию, в основном состоящую из микросхемы I / E, микросхемы M, микросхемы F и пяти микросхем ROM / RAM. В отличие от MicroVAX 78032, который реализовал подмножество VAX ISA, V-11 представлял собой полную реализацию VAX, поддерживая все 304 инструкции и 17 типов данных (байт, слово, длинное слово, четверное слово, октаворды, F-с плавающей запятой, D-с плавающей запятой, G-с плавающей запятой, H-с плавающей запятой, бит, битовое поле переменной длины, символьная строка, конечная числовая строка, начальная отдельная числовая строка, упакованная десятичная строка, абсолютная очередь и относительная очередь).

Микросхемы в наборе микросхем были связаны с четырьмя шинами: MIB, DAL, PAL и CAL. MIB (шина микрокоманд) переносила управляющие сигналы и адреса микрокоманд из хранилища управления на микросхемы I / E и F. MIB имеет ширину 40 бит, такую ​​же ширину, как и микрострок, и защищен четностью. DAL - это 32-битная шина с защитой четности, которая передает адреса данных к микросхемам I / E, M и F, кэш-памяти, ОЗУ буфера трансляции резервного копирования и интерфейсу порта.

Микросхема ПЗУ / ОЗУ

Микросхема ПЗУ / ОЗУ (DC327) реализует одну пятую доступного для исправления управляющего хранилища. Он содержал 16 384 на 8 бит (16 КБ) постоянную память (ПЗУ), 1024 на 8 бит (1 КБ) оперативную память ОЗУ и 32 14-битной памятью с адресацией по содержимому (CAM). ПЗУ содержало хранилище управления, а ОЗУ использовалось для хранения патчей хранилища управления. ПЗУ / ОЗУ состояло из 208000 транзисторов на кристалле размером 344 мил на 285 мил (8,74 мм на 7,24 мм) на площади 98 040 мил (63,25 мм). Он рассеивал 1 Вт.

чип I / E

Микросхема I / E (DC328) содержала буфер команд, микросеквенсор, исполнительный блок и буфер мини-трансляции (MTB). Буфер команд представляет собой 32-разрядный буфер с двумя входами, в котором хранятся предварительно загруженные инструкции. Это улучшило производительность, поддерживая готовность ряда инструкций к выполнению. Аппаратные средства постоянно пытались поддерживать буфер инструкций полным. Блок исполнения состоял из шестнадцати 32-битных регистров общего назначения, определенных VAX ISA, арифметико-логического блока (ALU) и устройства сдвига. MTB - это резервный буфер трансляции (TLB). Он содержал пять записей таблицы страниц (PTE), одну для инструкций и четыре для данных. В случае промаха используется резервный буфер трансляции (BTB) в микросхеме M. Микросхема I / E состояла из 60 000 транзисторов на кристалле размером 354 мил на 358 мил (8,99 мм на 9,09 мм) на площади 126 732 мил (81,76 мм). Он рассеивал 5 Вт.

микросхема M

Микросхема M (DC329) отвечала за управление памятью и обработку прерываний. Он содержал теги резервного буфера трансляции (BTB), теги кеша и внутренние регистры процессора. Микросхема M также содержала функциональные возможности ввода-вывода, определенные архитектурой VAX, и генерировала тактовый сигнал для набора микросхем.

Резервный буфер трансляции был, по сути, резервным буфером трансляции (TLB), который обрабатывал промах в MTB. BTB содержал 512 записей таблицы страниц (PTE), из которых 256 были для страниц системного пространства, а 256 - для страниц пространства процесса. В микросхеме M имеется 128 тегов BTB, по одному на каждые четыре PTE. BTB был реализован с внешней RAM.

Имеется 26 внутренних регистров процессора, которые используются микрокодом для временного хранения при выполнении сложных инструкций, требующих нескольких циклов.

Микросхема M состояла из 54000 транзисторов на кристалле размером 339 мил на 332 мил (8,61 мм на 8,43 мм) на площади 112 548 мил (72,61 мм). Он рассеивал 3 Вт.

F-микросхема

F-микросхема (DC330) содержала модуль с плавающей запятой (FPU). Он поддерживал большинство инструкций с плавающей запятой VAX и типы данных f_floating, d_floating и g_floating , определенные в архитектуре VAX, а также отвечал за выполнение инструкций целочисленного деления и умножения. Микросхема F получила коды операций от микросхемы I / E и микрокоманды из управляющей памяти по шине MIB. Операнды были получены из памяти или регистров общего назначения по шине DAL, которая также используется для обратной записи результатов. Он состоял из 29 600 транзисторов на кристалле размером 341 на 288 мил (8,66 на 7,32 мм) на площади 98 208 мил (63,36 мм). Он рассеивал 2,5 Вт.

Микросхема F была производной от FPA, которая принадлежала набору микропроцессорных микросхем J-11, реализации PDP-11. Микросхема F должна была быть совершенно новой конструкцией, разработанной для V-11, но была отменена в пользу производной в рамках усилий по упрощению V-11, чтобы ее можно было завершить быстрее по мере разработки MicroVAX 78032 начался.

Кэш

V-11 имеет внешний 8 КБ первичный кэш. Кэш был физически адресован и имеет 64-байтовый блок кэша.

Physical

Набор микросхем V-11 содержал в общей сложности 1 183 600 транзисторов, распределенных по девяти кристаллам, изготовленным в Процесс ZMOS от Digital, 3,0 мкм NMOS процесс с двумя уровнями соединения.

Ссылки

  • «Техническое руководство по процессорам KA820 / KA825, третье издание, апрель 1987 г.». EK-KA820-TM-003. Digital Equipment Corporation.

Дополнительная литература

Внешние ссылки

Последняя правка сделана 2021-06-18 07:18:55
Содержание доступно по лицензии CC BY-SA 3.0 (если не указано иное).
Обратная связь: support@alphapedia.ru
Соглашение
О проекте