Войти
 Sun UltraSPARC III | |
| Общая информация | |
|---|---|
| Разработано | Sun Microsystems |
| Производительность | |
| Макс. ЦП тактовая частота | от 600 МГц до 900 МГц |
| Архитектура и классификация | |
| Набор команд | SPARC V9 |
| Физические характеристики | |
| Ядра |
|
| История | |
| Предшественник | UltraSPARC II |
| Преемник | UltraSPARC IV |
UltraSPARC III с кодовым названием «Cheetah» - это микропроцессор, реализующий SPARC V9 архитектура набора команд (ISA), разработанная Sun Microsystems и изготовленная Texas Instruments. Он был представлен в 2001 году и работает на частотах от 600 до 900 МГц. На смену ему в 2004 году пришел UltraSPARC IV. Гэри Лаутербах был главным архитектором.
Когда он был представлен на форуме по микропроцессорам 1997 года, вероятной датой выпуска UltraSPARC III был 1999 год., и он мог бы конкурировать с Alpha 21264 от Digital Equipment Corporation и Itanium от Intel (Merced). Этого не должно было случиться, поскольку он был отложен до 2001 года. Несмотря на опоздание, он был удостоен награды Analysts 'Choice Award за лучший процессор для серверов / рабочих станций 2001 года от журнала Microprocessor Report за его многопроцессорность особенности.
UltraSPARC III - это микропроцессор в порядке суперскалярный. UltraSPARC III был разработан для общей памяти многопроцессорной обработки и имеет несколько функций, которые помогают в достижении этой цели: встроенный контроллер памяти и выделенная многопроцессорная шина.
Он выбирает до четырех инструкций за цикл из кеша инструкций. Декодированные инструкции отправляются в диспетчерскую единицу до шести за раз. Блок диспетчеризации выдает инструкции соответствующим исполнительным блокам в зависимости от операнда и доступности ресурсов. Ресурсы исполнения состояли из двух арифметических логических блоков (ALU), блока загрузки и сохранения и двух блоков с плавающей запятой. Один из ALU может выполнять только простые целочисленные инструкции и загрузки. Два модуля с плавающей запятой также не равны. Один может выполнять только простые инструкции, такие как сложение, в то время как другой выполняет умножение, деление и извлечение квадратного корня.
UltraSPARC III разделил первичный кэш инструкций и кэш данных. Кэш инструкций имеет объем 32 КБ. Кэш данных имеет емкость 64 КБ и является четырехсторонним ассоциативным по множеству с 32-байтовой строкой кэша. Внешний кэш L2 имеет максимальную емкость 8 МБ. Доступ к нему осуществляется через выделенную 256-битную шину, работающую на частоте до 200 МГц с максимальной пропускной способностью 6,4 ГБ / с. В кеш-память встроена синхронная статическая оперативная память с тактовой частотой до 200 МГц. Теги кэша L2 расположены на кристалле, чтобы он мог синхронизироваться с тактовой частотой микропроцессора. Это увеличивает полосу пропускания для доступа к тегам кеша, позволяя UltraSPARC легко масштабироваться до более высоких тактовых частот. Часть увеличенной полосы пропускания для тегов кэша используется трафиком когерентности кеша, который требуется в многопроцессорных системах, для которых предназначен UltraSPARC III. Поскольку максимальная емкость кэша L2 составляет 8 МБ, тегов кэша L2 - 90 КБ размером.
Внешний интерфейс состоит из 128-битной шины данных и 43-битной адресной шины, работающих на частоте 150 МГц. Шина данных используется не для доступа к памяти, а к памяти других микропроцессоров и совместно используемых устройств ввода-вывода.
UltraSPARC имеет встроенный контроллер памяти и реализует выделенную 128-битную шину, работающую на частоте 150 МГц, для доступа к 4 ГБ «локальной» памяти.. Встроенный контроллер памяти используется для уменьшения задержки и, таким образом, повышения производительности, в отличие от некоторых других микропроцессоров UltraSPARC, которые используют эту функцию для снижения затрат.
UltraSPARC III состоит из 16 миллионов транзисторов, из которых 75% находятся в кэшах и тегах. Первоначально он был изготовлен Texas Instruments в их процессе C07a, дополнительном процессе металл-оксид-полупроводник (CMOS) с размером элемента 0,18 мкм и шестью уровнями алюминия. соединить. В 2001 году он был изготовлен по технологии 0,13 мкм с алюминиевыми межсоединениями. Это позволило ему работать на частотах от 750 до 900 МГц. Кристалл упаковывается с использованием метода Controlled Collapse Chip Connection и является первым микропроцессором Sun, который это делает. В отличие от большинства других микропроцессоров, соединенных таким образом, большинство паяных выступов размещаются в периферийном кольце, а не распределяются по кристаллу. Он был упакован в корпус с 1368 площадками наземной сеткой (LGA).
UltraSPARC III Cu, под кодовым названием «Cheetah +», является дальнейшим развитием оригинального UltraSPARC III, который работал на более высоких тактовых частотах 1002 до 1200 МГц. Он имеет размер кристалла 232 мм и был изготовлен компанией Texas Instruments с использованием 7-слойной медной металлизации КМОП-технологии 0,13 мкм. Он был упакован в керамический корпус LGA с 1368 контактными площадками.
UltraSPARC IIIi, кодовое название «Jalapeño», является производным от UltraSPARC III для рабочих станций и серверов начального уровня (от одного до четырех процессоров), представленных в 2003 году. Он работает с частотой от 1064 до 1593 МГц, имеет встроенный кэш L2 и интегрированный контроллер памяти, а также поддерживает четырехстороннюю многопроцессорную обработку с бесклеевой системной шиной, оптимизированной для этой функции. Он содержит 87,5 миллионов транзисторов и имеет матрицу 178,5 мм. Он был изготовлен компанией Texas Instruments с использованием семислойной металлической (медной) КМОП-технологии 0,13 мкм с диэлектриком с низким k.
UltraSPARC IIIi имеет унифицированный кэш L2 объемом 1 МБ, который работает на половине тактовой частоты микропроцессора. Таким образом, он имеет задержку в шесть циклов и пропускную способность в два цикла. Нагрузка на использование задержки составляет 15 циклов. Хранилище тегов защищено контролем четности, а данные - ECC. На каждую 64-байтовую строку кэша приходится 36 битов ECC, что позволяет исправлять однобитовые ошибки и обнаруживать любые ошибки в пределах четырех битов. Кэш является четырехсторонним ассоциативным по множеству, имеет размер строки 64 байта и физически индексируется и тегируется. Он использует ячейку SRAM 2,76 мкм и состоит из 63 миллионов транзисторов.
Встроенный контроллер памяти поддерживает от 256 МБ до 16 ГБ 133 МГц DDR-I SDRAM. Доступ к памяти осуществляется через 137-битную шину памяти, из которых 128 бит предназначены для данных, а 9 - для ECC. Пиковая пропускная способность шины памяти составляет 4,2 ГБ / с. Микропроцессор был разработан для поддержки четырехпроцессорной многопроцессорной обработки. Jbus используется для подключения до четырех микропроцессоров. Это 128-битная шина мультиплексирования адреса и данных, которая работает на половине или одной трети тактовой частоты микропроцессора.
UltraSPARC IIIi + под кодовым названием «Серрано» был дальнейшим развитием UltraSPARC IIIi. Он был запланирован к выпуску во второй половине 2005 года, но был отменен в том же году в пользу UltraSPARC IV +, UltraSPARC T1 и UltraSPARC T2. Об его отмене не было известно до 31 августа 2006 года. Улучшения включали более высокие тактовые частоты в диапазоне 2 ГГц, увеличенный (4 МБ) встроенный кэш L2, поддержку DDR-333 SDRAM и новый 90-нм процесс.
Семейство или процессоры UltraSPARC III сменилось серией UltraSPARC IV.
UltraSPARC IV объединяет два ядра UltraSPARC III на одном кремнии и обеспечивает повышенную тактовую частоту. Упаковка ЦП была почти идентична, предлагая различие в один вывод, упрощая изготовление платы и дизайн системы. Некоторые системы, в которых использовались процессоры UltraSPARC III, могли принимать обновления платы ЦП UltraSPARC IV.
