UNIVAC LARC

редактировать
UNIVAC LARC в Ливерморе

UNIVAC LARC, сокращение от Livermore Advanced Research Computer, представляет собой мэйнфрейм разработан в соответствии с требованиями, опубликованными Эдвардом Теллером для проведения гидродинамического моделирования для конструкции ядерного оружия. Это был один из первых суперкомпьютеров.

LARC, поддерживающих многопроцессорность с двумя процессорами (называемыми компьютерами) и вводом / выводом (ввод / вывод) Процессор (называемый Процессором). Были построены две машины LARC, первая поставлена ​​Ливермору в июне 1960 года, а вторая - Дэвиду Тейлору Модел Бэзин ВМФ. В обоих примерах был только один компьютер, поэтому многопроцессорные LARC никогда не создавались.

ЦП LARC могли выполнять сложение примерно за 4 микросекунды, что соответствовало скорости примерно 250 kIPS. Это делало его самым быстрым компьютером в мире до 1962 года, когда титул получил IBM 7030. 7030 начинал как участие IBM в конкурсе LARC, но Теллер предпочел более простой Univac более рискованной конструкции IBM.

Содержание
  • 1 Описание
  • 2 См. Также
  • 3 Ссылки
  • 4 Дополнительная литература
  • 5 Внешние ссылки
Описание

LARC был мэйнфрейм-компьютером с десятичным 48 бит на слово. Он использовал десятичную десятичную кодировку с четырьмя битами на цифру, что позволяет использовать 11-значные числа со знаком. Инструкции были длиной 48 бит, по одной на слово. Каждая цифра в аппарате имела один бит четности для проверки ошибок, что означало, что каждое слово занимало 60 бит (48 бит для данных и 12 бит для проверки четности ). Базовая конфигурация имела 26 регистров общего назначения и могла быть расширена до 99 регистров общего назначения. Регистры общего назначения имели время доступа в одну микросекунду.

LARC весил около 115 000 фунтов (58 коротких тонн; 52 т).

В базовой конфигурации был один компьютер, а LARC можно было расширить до мультипроцессора со вторым компьютером.

Процессор является независимым ЦП (с другим набором команд, чем у компьютеров) и обеспечивает управление от 12 до 24 магнитных барабанов запоминающих устройств, от четырех до сорока ленточных накопителей, двух электронных записывающих устройств (35-миллиметровая пленочная камера, обращенная к электронно-лучевой трубке), один или два высокоскоростных принтера и высокоскоростной ридер перфокарт.

LARC использовал банки основной памяти по 2500 слов в каждом, в каждом шкафу памяти размещалось четыре банка. В базовой конфигурации было восемь банков ядра (два шкафа), 20 000 слов. Память могла быть расширена до 39 банков ядра (десять шкафов с одним пустым банком), 97 500 слов. В основной памяти для каждой цифры имелся один бит четности для проверки ошибок, что давало 60 бит на слово памяти. Базовая память имела время доступа 8 микросекунд и время цикла 4 микросекунды. Каждый банк работал независимо и мог начать новый доступ в любом 4-микросекундном цикле, когда он еще не был занят. Путем правильного чередования обращений к разным банкам память может поддерживать эффективное время доступа 4 микросекунды при каждом доступе (например, доступ по инструкции в одном банке данных в другом).

Печатная плата LARC

Шина передачи данных, соединяющая два компьютера и процессор с основной памятью, была мультиплексирована, чтобы максимизировать пропускную способность; каждый 4-микросекундный цикл шины был разделен на восемь 500-наносекундных временных интервалов:

  1. Процессор - инструкции и данные
  2. Компьютер 1 - инструкции
  3. Компьютер 2 - данные
  4. Синхронизатор DMA ввода-вывода - данные
  5. Не используется
  6. Компьютер 2 - инструкции
  7. Компьютер 1 - данные
  8. Синхронизатор DMA ввода-вывода - данные

Система с основной памятью применяет систему блокировок и приоритетов, чтобы избежать одновременного доступа к одному и тому же банку памяти несколькими секциями системы (компьютерами, процессорами и синхронизаторами ввода-вывода DMA) без конфликтов или взаимоблокировок. Банк памяти недоступен в течение одного 4-микросекундного цикла после обращения к любому разделу системы. Если в это время другой раздел пытается обратиться к тому же банку памяти, он блокируется и должен ждать, а затем повторите попытку в следующем 4-микросекундном цикле. Для предотвращения взаимоблокировок и тайм-аутов в системе ввода-вывода применяются следующие приоритеты:

  1. I / O DMA Synchronizer - наивысший
  2. Процессор
  3. Компьютеры - наименьший

Если более высокий - Раздел приоритета блокируется в одном 4-микросекундном цикле, когда он пытается снова в следующем 4-микросекундном цикле, все разделы с более низким приоритетом не могут начать новый цикл в этом банке памяти до тех пор, пока раздел с более высоким приоритетом не завершит свой доступ.

LARC был построен с использованием транзисторов с поверхностным барьером, которые уже были устаревшими к моменту поставки первой системы. LARC был очень быстрым компьютером для своего времени. Его время сложения составляло 4 микросекунды, время умножения составляло 8 микросекунд, а время деления составляло 28 микросекунд. Это был самый быстрый компьютер в 1960–1961 годах, пока титул не получил IBM 7030.

См. Также
Ссылки
Дополнительная литература
  • Lukoff, Herman ( 1979). От Dits к Bits: личная история электронного компьютера. Портленд, Орегон, США: Robotics Press. ISBN 0-89661-002-0. LCCN 79-90567.
Внешние ссылки
Записи
Предыдущий. IBM 7090 Самый мощный компьютер в мире. 1960–1961На смену пришел. IBM 7030 Stretch
Последняя правка сделана 2021-06-20 06:45:00
Содержание доступно по лицензии CC BY-SA 3.0 (если не указано иное).
Обратная связь: support@alphapedia.ru
Соглашение
О проекте