Войти
MIPS, сокращение от Microprocessor without Interlocked Pipeline Stages, был исследовательским проектом, проведенным Джоном Л. Хеннесси в Стэнфордский университет между 1981 и 1984 годами. MIPS исследовал тип архитектуры набора команд (ISA), теперь называемый Компьютер с сокращенным набором команд (RISC), его реализация как микропроцессор с очень крупномасштабной интеграцией (VLSI) полупроводниковой технологией и эффективным использованием архитектур RISC с оптимизирующими компиляторами. MIPS, вместе с IBM 801 и Berkeley RISC, были тремя исследовательскими проектами, которые в середине 1980-х годов стали пионерами и популяризировали технологию RISC. В знак признания влияния MIPS на вычисления, компания Hennessey была награждена медалью Джона фон Неймана IEEE в 2000 году по версии IEEE (совместно с Дэвидом А. Паттерсоном ), Премия Эккерта – Мочли в 2001 году Ассоциацией вычислительной техники, Премия Сеймура Крея в области компьютерной инженерии в 2001 году Компьютерным обществом IEEE, и снова с Дэвидом Паттерсоном, Премией Тьюринга в 2017 году ACM.
Проект был инициирован в 1981 году в ответ на сообщения о подобных проектах в IBM (801 ) и Калифорнийском университете в Беркли (RISC ). MIPS проводился Хеннесси и его аспирантами до его завершения в 1984 году. В том же году Хеннесси основал MIPS Computer Systems для коммерциализации технологии, разработанной в рамках проекта. В 1985 году компания MIPS Computer Systems анонсировала новую ISA, также называемую MIPS, и ее первую реализацию - микропроцессор R2000. Коммерческий MIPS ISA и его реализации получили широкое распространение, появившись во встроенных компьютерах, персональных компьютерах, рабочих станциях, серверах и суперкомпьютерах. По состоянию на май 2017 года коммерческий MIPS ISA принадлежит Imagination Technologies и используется в основном во встроенных компьютерах. В конце 80-х годов Хеннесси в Стэнфорде провела следующий проект под названием MIPS-X.
MIPS ISA был основан на 32-битном слове. Он поддерживает 32-битную адресацию и адресуется по словам. Это была архитектура загрузки / сохранения - все ссылки на память использовали инструкции загрузки и сохранения, которые копировали данные между основной памятью и 32 регистрами общего назначения (GPR).). Все другие инструкции, такие как целочисленная арифметика, работали с GPR. Он обладал базовым набором команд, состоящим из инструкций для потока управления, целочисленной арифметики и логических операций. Чтобы минимизировать задержки конвейера, все инструкции, кроме загрузки и сохранения, должны были выполняться за один тактовый цикл. Не было инструкций для целочисленного умножения или деления или операций для чисел с плавающей запятой. Архитектура обнажила все опасности, вызванные пятиступенчатым конвейером с слотами задержки. Компилятор запланировал инструкции, чтобы избежать опасностей, приводящих к неправильным вычислениям, одновременно гарантируя, что сгенерированный код минимизирует время выполнения. Инструкции MIPS имеют длину 16 или 32 бита. Решение выявить все опасности было мотивировано желанием максимизировать производительность за счет минимизации критических путей, которые удлиняли цепи блокировки. Инструкции были упакованы в 32-битные командные слова (поскольку MIPS адресуется по словам). 32-битное командное слово может содержать две 16-битные операции. Они были включены, чтобы уменьшить размер машинного кода. Микропроцессор MIPS был реализован в логике NMOS.
