Войти
Персональный суперкомпьютер Intel (Intel iPSC ) был линейкой продуктов параллельные компьютеры в 1980-х и 1990-х годах. IPSC / 1 был заменен на Intel iPSC / 2, а затем на Intel iPSC / 860.
Четырехмерная гиперкуб топология В 1984 году Джастин Раттнер стал менеджером группа Intel Scientific Computers в Бивертоне, штат Орегон. Он нанял команду, в которую входил математик Клив Молер. В iPSC использовался гиперкуб соединений между процессорами, внутренне вдохновленный исследовательским проектом Caltech Cosmic Cube. По этой причине он был сконфигурирован с нумерацией узлов в степени двойки, которые соответствуют углам гиперкубов возрастающей размерности.
Intel iPSC-1 (1985) в Музее компьютерной истории. (См. Также другое фото )Intel анонсировала iPSC / 1 в 1985 году с 32–128 узлами, соединенными с Ethernet в гиперкуб. Система управлялась персональным компьютером эпохи PC / AT с запущенным Xenix, «менеджером куба». Каждый узел имел 80286 CPU с 80287 math сопроцессор, 512 КБ ОЗУ и восемь портов Ethernet (семь для межсоединения гиперкуба и один для связи с диспетчером куба).
Интерфейс передачи сообщений под названием NX, разработанный Полом Пирс развивался на протяжении всей жизни линейки iPSC. Поскольку только менеджер куба имел связь с внешним миром, разработка и отладка приложений были затруднены.
Базовыми моделями были iPSC / d5 (пятимерный гиперкуб с 32 узлов), iPSC / d6 (шесть измерений с 64 узлами) и iPSC / d7 (семь измерений со 128 узлами). В каждом шкафу было 32 узла, а цены на iPSC / d7 с четырьмя корпусами составляли около полумиллиона долларов. модель. Дополнительная память (iPSC-MX) и векторные процессоры (iPSC-VX) также были доступны в трех размерах. Также был доступен четырехмерный гиперкуб (iPSC / d4) с 16 узлами.
iPSC / 1 был назван первым параллельным компьютером, построенным из готовых коммерческих частей. Это позволило ему выйти на рынок примерно в то же время, что и его конкурент из nCUBE, хотя проект nCUBE стартовал раньше. Каждый шкаф ИПСК был (в целом) 127 см x 41 см x 43 см. Общая производительность компьютера оценивается в 2 M FLOPS. Ширина памяти была 16 бит.
Серийный номер 1 iPSC / 1 с 32 узлами был доставлен в Национальную лабораторию Ок-Ридж в 1985 году.
16-узловой параллельный компьютер Intel iPSC / 2. 22 августа 1995 года. Intel iPSC / 2 был анонсирован в 1987 году. Он был доступен в нескольких конфигурациях, базовая конфигурация представляла собой один шкаф с 16 процессорами Intel 80386 с частотой 16 МГц, каждый с 4 МБ памяти и сопроцессор 80387 в одном модуле. Операционная система и пользовательские программы были загружены с управляющего ПК. Этим ПК обычно был Intel 301 со специальной интерфейсной картой. Вместо Ethernet для соединения гиперкуба использовался специальный модуль прямого подключения с восемью каналами со скоростью передачи данных около 2,8 Мбайт / с каждый. Специальное оборудование для межсоединений приводит к более высокой стоимости, но сокращает задержки связи. Программное обеспечение в процессоре управления называлось System Resource Manager вместо «cube manager». Система допускает расширение до 128 узлов, каждый с процессором и сопроцессором.
Базовые модули можно обновить до версии SX (Scalar eXtension), добавив Weitek 1167 блок с плавающей запятой. Другая конфигурация позволяла соединять каждый процессорный модуль с модулем VX (Vector eXtension) с выделенными модулями умножения и сложения. Обратной стороной этого является уменьшение вдвое количества доступных слотов интерфейсных плат. Наличие нескольких шкафов как части одной и той же системы iPSC / 2 необходимо для работы максимального количества узлов и возможности их подключения к модулям VX.
На узлах iPSC / 2 работает собственная операционная система NX / 2., в то время как хост-компьютер работал под управлением System V или Xenix. Узлы можно настроить, как iPSC / 1, без локального дискового хранилища, или использовать одно из соединений модуля Direct-Connect с кластерной файловой системой (в то время называемой параллельной файловой системой). Использование как более быстрых узловых вычислительных элементов, так и системы межсоединений улучшило производительность приложений по сравнению с iPSC / 1. Было построено около 140 систем iPSC / 2.
Передняя панель 32-узлового параллельного компьютера Intel iPSC / 860 при запущенном механизме параллельной трассировки лучей Tachyon. 22 августа 1995 года. Intel анонсировала iPSC / 860 в 1990 году. IPSC / 860 состоял из до 128 процессорных элементов, соединенных в гиперкуб, каждый элемент состоял из Intel i860 на 40–50 МГц или микропроцессор Intel 80386 . Объем памяти на узел был увеличен до 8 МБ, и был использован аналогичный модуль прямого подключения, который ограничил размер до 128 узлов.
32-узловой параллельный компьютер Intel iPSC / 860 с открытой передней дверцей, показывающий вычислительные узлы, ввод / вывод узлы и платы управления системой. 22 августа 1995 года. Одним из заказчиков была Национальная лаборатория Окриджа. Производительность iPSC / 860 анализировалась в нескольких исследовательских проектах. IPSC / 860 был также исходной платформой для разработки механизма параллельной трассировки лучей Tachyon, который стал частью эталонного теста SPEC MPI 2007 и до сих пор широко используется. Линия iPSC была заменена исследовательским проектом под названием Калифорнийский технологический институт, который превратился в Intel Paragon.
_-_Computer_History_Museum_(2007-11-10_22.58.31_by_Carlo_Nardone).jpg){kind=link}