HAL SPARC64

редактировать
SPARC64
Общая информация
Запущен1995 г.; 25 лет назад (1995 г.)
РазработаноHAL Computer Systems
Обычный производитель (-ы)
Производительность
Макс. CPU тактовая частота от 101 МГц до 118 МГц
Архитектура и классификация
Набор команд SPARC V9
Физические характеристики
Ядра
  • 1

SPARC64 - это микропроцессор, разработанный HAL Computer Systems и изготовленный Fujitsu. Он реализует архитектуру набора команд SPARC V9 (ISA), первый микропроцессор, который это делает. SPARC64 был первым микропроцессором HAL и первым микропроцессором SPARC64. Он работает на частотах 101 и 118 МГц. SPARC64 использовался исключительно Fujitsu в своих системах; Первые системы, рабочие станции Fujitsu HALstation Model 330 и Model 350, были официально объявлены в сентябре 1995 года и были представлены в октябре 1995 года, с двухлетним опозданием. На смену ему пришел SPARC64 II (ранее известный как SPARC64 +) в 1996 году.

Содержание

  • 1 Описание
    • 1.1 Матрица ЦП
    • 1.2 Матрица MMU
    • 1.3 Кэш-кристаллы
    • 1.4 Физические
  • 2 SPARC64 II
  • 3 SPARC64 GP
    • 3.1 Более поздние версии
  • 4 См. Также
  • 5 Примечания
  • 6 Ссылки

Описание

SPARC64 - это суперскалярный микропроцессор, который выдает четыре инструкции за цикл и выполняет их вне очереди. Это многокристальная конструкция, состоящая из семи кристаллов: кристалла ЦП, кристалла MMU, четырех кристаллов CACHE и кристалла ЧАСОВ.

Кристалл ЦП

Кристалл ЦП содержит большую часть логики, все исполнительные блоки и кэш команд уровня 0 (L0). Исполнительные блоки состоят из двух целочисленных блоков, блоков адреса, блоков с плавающей запятой (FPU) и блоков памяти. Аппаратное обеспечение FPU состоит из блока слияния и умножения (FMA) и блока деления. Но инструкции FMA действительно объединены (то есть с одним округлением) только начиная с SPARC64 VI. Блок FMA является конвейерным, имеет задержку в четыре цикла и пропускную способность в один цикл. Блок разделения не является конвейерным и имеет значительно большие задержки. Кэш инструкций L0 имеет емкость 4 КБ, имеет прямое отображение и задержку в один цикл.

Кристалл ЦП подключен к КЭШУ, а модуль MMU десятью 64-битными шинами. К каждому кристаллу кэш-памяти ведут четыре адресные шины, несущие виртуальные адреса. Две шины данных записывают данные из файла регистров на два кристалла CACHE, которые реализуют кэш данных. Четыре шины, по одной от каждого кристалла CACHE, доставляют данные или инструкции в ЦП.

Кристалл ЦП содержал 2,7 миллиона транзисторов, имел размеры 17,53 мм на 16,92 мм на площади 297 мм и имел 817 выходов сигнала и 1695 импульсов мощности.

Матрица MMU

Кристалл MMU содержит блок управления памятью, контроллер кэш-памяти и внешние интерфейсы. SPARC64 имеет отдельные интерфейсы для памяти и ввода / вывода (I / O). Шина, используемая для доступа к памяти, имеет ширину 128 бит. Системный интерфейс - это шина HAL I / O (HIO), 64-битная асинхронная шина. MMU имеет площадь матрицы 163 мм.

Кэш-матрицы

Четыре кристалла реализуют кеши инструкций и данных уровня 1 (L1), для каждого из которых требуется по два кристалла. Оба кэша имеют емкость 128 КБ. Задержка для обоих кешей составляет три цикла, а кеши являются четырехсторонними ассоциативными. Кэш данных защищен кодом исправления ошибок (ECC) и контролем четности. Он использует размер строки 128 байт. Каждый кристалл CACHE реализует 64 КБ кеш-памяти и часть тегов кеша.

Кэш-матрица содержит 4,3 миллиона транзисторов, имеет размеры 14,0 мм на 10,11 мм при площади кристалла 142 мм. Он имеет 1854 паяных контакта, из которых 446 сигнальные, а 1408 силовые.

Физический

SPARC64 состоял из 21,9 миллиона транзисторов. Он был изготовлен Fujitsu в их процессе CS-55, четырехслойном металлическом дополнительном металл-оксид-полупроводнике (CMOS) процессе 0,40 мкм. Семь матриц упакованы в прямоугольный керамический модуль с несколькими микросхемами (MCM), соединенный с нижней стороной MCM с помощью припоя. MCM имеет 565 контактов, из которых 286 являются сигнальными контактами, а 218 - контактами питания, организованными в виде сеточного массива контактов (PGA). MCM имеет широкие шины, соединяющие семь штампов.

SPARC64 II

SPARC64 II
Общая информация
Запущен1996
Снят с производства1998
РазработанHAL Computer Системы
Обычные производители
Производительность
Макс. CPU тактовая частота 141–161 МГц
Архитектура и классификация
Набор команд SPARC V9

SPARC64 II (SPARC64 +) был дальнейшее развитие SPARC64. Это микропроцессор SPARC64 второго поколения. Он работал на частотах 141 и 161 МГц. Он использовался Fujitsu в своих рабочих станциях HALstation Model 375 (141 МГц) и Model 385 (161 МГц), которые были представлены в ноябре 1996 и декабре 1996, соответственно. На смену SPARC64 II в 1998 году пришел SPARC64 III.

SPARC64 II имеет более высокую производительность благодаря более высоким тактовым частотам, которые стали возможны благодаря новым настройкам процессов и схем; и большее количество инструкций на цикл (IPC) за счет следующих улучшений микроархитектуры:

  • Емкость кэша инструкций уровня 0 (L0) была увеличена вдвое до 8 КБ.
  • количество физических регистров было увеличено до 128 со 116, а количество файлов регистров до пяти с четырех.
  • Количество записей в таблице истории ветвей было увеличено вдвое до 2048.

Он был изготовлен Fujitsu в их CS -60, пятислойная металлическая КМОП-технология 0,35 мкм. Новый процесс уменьшил площадь кристаллов: размер кристалла ЦП составляет 202 мм, кристалла MMU - 103 мм, а кристалла CACHE - 84 мм.

SPARC64 GP

SPARC64 GP
Общая информация
Выпущен1997
Снято с производства2002
РазработаноHAL Computer Systems
Обычный производитель (-ы)
Производительность
Макс. CPU тактовая частота от 225–275 МГц до 600–810 МГц
Архитектура и классификация
Набор команд SPARC V9

SPARC64 GP - это серия связанных микропроцессоров, разработанных HAL и Fujitsu, используемых в серверах Fujitsu GP7000F и PrimePower . Первый SPARC64 GP был дальнейшим развитием SPARC64 II. Это был микропроцессор SPARC64 третьего поколения, который до своего появления был известен как SPARC64 III. SPARC64 GP работал на тактовых частотах 225, 250 и 275 МГц. Это был первый микропроцессор HAL, поддерживающий многопроцессорность. Основными конкурентами были HP PA-8500, IBM POWER3 и Sun UltraSPARC II. SPARC64 GP был записан на пленку в июле 1997 года. Он был анонсирован 11 апреля 1998 года, версии с 225 и 250 МГц были представлены в декабре 1998 года. Версия с 275 МГц была представлена ​​в марте 1999 года.

Это была реализация SPARC64 II с одним кристаллом, в которую интегрировали, с модификациями, кристалл ЦП и два из четырех кристаллов CACHE. В микроархитектуру были внесены многочисленные модификации и улучшения, такие как замена MMU и новый системный интерфейс с использованием архитектуры Ultra Port.

. В ней улучшено прогнозирование ветвлений, дополнительный этап конвейера для улучшить тактовые частоты и второй FPU, который может выполнять инструкции сложения и вычитания. Был добавлен FPU с меньшей функциональностью вместо дубликата первого для сохранения области кристалла; второй FPU вдвое меньше первого. Он имеет трехцикловую задержку для всех инструкций. Сложный блок управления памятью SPARC64 II (MMU) был заменен на более простой, совместимый с операционной системой Solaris. Ранее в системах SPARC64 работала SPARC64 / OS, производная от Solaris, разработанная HAL и поддерживающая SPARC64.

Емкость кэшей L1 была уменьшена вдвое до 64 КБ с 128 КБ для уменьшения площади кристалла (причина, по которой только два из четырех кристаллов CACHE были интегрированы из SPARC64 II). Связанная с этим потеря производительности была уменьшена за счет предоставления большого внешнего кэша L2 емкостью от 1 до 16 МБ. Доступ к кэш-памяти L2 осуществляется через выделенную 128-битную шину данных, которая работает на той же или половинной тактовой частоте микропроцессора. Кэш L2 является инклюзивным, то есть представляет собой надмножество кешей L1. Кэш L1 и L2 имеет свои данные, защищенные ECC, а их теги - по четности.

Собственный системный интерфейс SPARC64 II был заменен на интерфейс, совместимый с Ultra Port Architecture. Это позволило SPARC64 III использовать наборы микросхем от Sun Microelectronics. Системная шина работает на половине, трети, четверти или пятой частоты микропроцессора, максимум до 150 МГц.

Она содержала 17,6 миллиона транзисторов, из которых 6 миллионов - логические, а 11,6 миллиона - транзисторы. содержится в кешах и TLB. Матрица имеет площадь 210 мм. Он был изготовлен Fujitsu по технологии CS-70, пятислойной металлической КМОП-технологии толщиной 0,24 мкм. Он упакован в корпус с перевернутой решеткой (LGA) с 957 площадками и размерами 42,5 мм на 42,5 мм. Из 957 контактных площадок 552 предназначены для сигналов, а 405 - для питания и заземления.

Внутреннее напряжение 2,5 В, напряжение ввода-вывода 3,3 В. Пиковая потребляемая мощность 60 Вт при 275 МГц. Сигналы архитектуры Ultra Port (UPA) совместимы с уровнями логики низковольтных транзисторных транзисторов (LVTTL) 3,3 В, за исключением дифференциальных тактовых сигналов, которые совместимы с уровнями логики с псевдоэмиттерной связью 3,3 В (PECL).

Более поздние версии

Второй и третий SPARC64 GP являются микропроцессорами SPARC64 четвертого поколения. Второй SPARC64 GP был дальнейшим развитием первого и работал на частотах от 400 до 563 МГц. Первые версии, работающие на частотах 400 и 450 МГц, были представлены 1 августа 2000 года. Они имели большие кэши инструкций и данных L1, увеличенные вдвое до 128 КБ каждая; лучшее предсказание ветвлений в результате увеличения BHT, состоящего из 16 384 записей; поддержка набора визуальных инструкций (VIS); и кэш L2, построенный из SRAM с удвоенной скоростью передачи (DDR). Он содержал 30 миллионов транзисторов и был изготовлен Fujitsu в их процессе CS80, 0,18 мкм CMOS-процессе с шестью уровнями медного межсоединения. Он использовал внутренний источник питания 1,8 В и источник питания 2,5 или 3,3 В для ввода-вывода. Он был упакован в решетку (BGA) с 1206 контактами размером 37,5 мм на 37,5 мм. из 1206 контактов 552 - сигналы, а 405 - питание или земля.

Третий SPARC64 GP был идентичен второму с точки зрения микроархитектуры. Он работал на частотах от 600 до 810 МГц. Первые версии были представлены в 2001 году. Версии 700, 788 и 810 МГц были представлены 17 июля 2002 года. Он был изготовлен Fujitsu по их 0,15 мкм процессу CS85 с шестью уровнями медного соединения. Он использовал внутренний источник питания 1,5 В и источник питания 1,8 или 2,5 В для ввода-вывода.

См. Также

  • SPARC64 V (в этой статье также рассматриваются SPARC64 V +, VI, VII, VII +, VIIIfx, IXfx, X, X + и XIfx)

Примечания

Список литературы

Последняя правка сделана 2021-05-22 08:10:48
Содержание доступно по лицензии CC BY-SA 3.0 (если не указано иное).
Обратная связь: support@alphapedia.ru
Соглашение
О проекте