Альфапедия

Процессор EnCore

редактировать
EnCore Calton vs. Small Finger

Семейство микропроцессоров EnCore представляет собой конфигурируемую и расширяемую реализацию компактного 32-битного Архитектура набора команд RISC - разработана PASTA Research Group в Школе информатики Эдинбургского университета. Ниже перечислены ключевые особенности семейства микропроцессоров EnCore :

  • 5-ступенчатый конвейер
  • самая высокая рабочая частота в своем классе
  • минимально возможное динамическое потребление энергии - 99% триггеры автоматически с синхронизацией с использованием стандартных инструментов синтеза
  • большинство операций, не связанных с памятью, с достижением задержки в один цикл и не более одного слота задержки загрузки
  • легко конфигурируемость архитектур кэша
  • компактная архитектура базового набора команд (ISA ), включая свободно смешанные 16-битные и 32-битные кодировки для максимальной плотности кода
  • без накладных расходов для переключение между 16- и 32-битным кодированием команд

Все тестовые чипы EnCore названы в честь Хиллз в Эдинбурге ; Калтон, самый маленький, первый из них. Второй, Castle, назван в честь скалы, на которой построен Эдинбургский замок.

EnCore Calton Микрофотография EnCore Calton

Первой кремниевой реализацией процессора EnCore является тестовый чип под кодовым названием Calton, изготовленный по стандартному 130нм CMOS процесс с использованием стандартной ASIC flow.

  • 130nm реализации процессора EnCore в базовой конфигурации, расширенной с помощью цилиндрического сдвига, множителя и полного набора 32 Регистры общего назначения .
  • Содержат интерфейс шины и функции управления системой, в дополнение к процессору.
  • Реализован с 8 КБ прямым отображением кэшем команд и данных.
  • Полная система на кристалле занимает 1 мм кремния при 75% использовании.
  • Потребляемая мощность на уровне микросхемы составляет 25 мВт на 250 МГц.
  • Первые образцы кремния работают на частотах выше 375 МГц при типичном напряжении и температуре.
EnCore Castle Схема микросхемы EnCore Castle

Вторая силиконовая реализация Расширенный процессор EnCore - это тестовый чип под кодовым названием Castle, fabr Изготовлен по типу 90-нм CMOS.

Чип Castle содержит расширенную версию процессора EnCore вместе с 4-сторонним ассоциативно-наборным кешем инструкций 32 КБ и 4-сторонним ассоциативно-наборным кешем данных 32 КБ. Он встроен в конструкцию системы на кристалле (SoC), которая обеспечивает общий 32-битный интерфейс памяти, а также сигналы прерывания, синхронизации и сброса.

  • 90нм реализация основана на общих бесплатных литейных библиотеках и на стопке из 9 металлических слоев.
  • Полная конструкция занимает 2,25 кв. Мм на матрице размером 1,875 x 1,875 мм. Это включает в себя базовый ЦП, реконфигурируемую логику расширения Configurable Flow Accelerator (CFA), два кэша по 32 КБ и внешние интерфейсы.
  • Разработан для работы с напряжением ядра 0,9 В. до 1,1 В, с сигналами ввода-вывода LVCMOS 2,5 В.
  • Упакован в 68-контактный керамический LCC.
  • Первые образцы кремния работают на 600 МГц .
  • уровне мощности микросхемы потребление составляет 70 мВт при 600 МГц, при типичных условиях.
  • Полный расчетный поток, от RTL до GDSII, был выполнен командой PASTA. Это было основано на внутреннем потоке проектирования с использованием Synopsys Design Compiler для топологического синтеза и IC Compiler для автоматического размещения и маршрутизации.
  • Более 97% всех триггеров в проекте были автоматически синхронизированы. -gated во время логического синтеза.
  • Проверки LVS и DRC были выполнены с использованием Caliber, от Mentor Graphics.
Последняя правка сделана 2021-05-19 09:56:55
Содержание доступно по лицензии CC BY-SA 3.0 (если не указано иное).
Обратная связь: support@alphapedia.ru
Соглашение
О проекте