Войти
ЦП Sony Emotion Engine Emotion Engine - это центральный процессор разработан и изготовлен Sony Computer Entertainment и Toshiba для использования в игровой приставке PlayStation 2 . Он также использовался в ранних моделях PlayStation 3, продаваемых в Японии и Северной Америке (номера моделей CECHAxx и CECHBxx) для обеспечения поддержки игр PlayStation 2. Массовое производство Emotion Engine началось в 1999 году и закончилось в конце 2012 года с прекращением производства PlayStation 2.
The Emotion Engine на материнской плате PS2 
Playstation 2 архитектура Emotion Engine состоит из восьми отдельных «блоков», каждый из которых выполняет определенную задачу, интегрированных в один и тот же кристалл. Это: ядро ЦП, два блока векторной обработки (VPU), 10-канальный блок DMA, контроллер памяти и блок обработки изображений. (Я ПУ). Есть три интерфейса: интерфейс ввода-вывода для процессора ввода-вывода, графический интерфейс (GIF) для графического синтезатора и интерфейс памяти для системной памяти.
Ядро ЦП тесно связано с первый VPU, VPU 0. Вместе они отвечают за выполнение игрового кода и высокоуровневые вычисления моделирования. Второй VPU, VPU 1, предназначен для преобразования геометрии и освещения и работает независимо, параллельно ядру ЦП, управляемый микрокодом . VPU 0, когда он не используется, также может использоваться для геометрических преобразований. Списки отображения, созданные CPU / VPU0 и VPU1, отправляются в GIF, который определяет их приоритет перед отправкой в Graphics Synthesizer для визуализации.
PS2 - это самый ранний известный коммерческий продукт, в котором используется сегнетоэлектрическое RAM (FeRAM). Emotion Engine содержит 32 кб (4 кБ ) встроенной памяти FeRAM, произведенной Toshiba. Он был изготовлен с использованием процесса 500 нм дополнительный металл-оксид-полупроводник (CMOS).
Ядро ЦП представляет собой два -way superscalar in-order RISC процессор. Основанный на MIPS R5900, он реализует архитектуру набора команд MIPS-III (ISA) и большую часть MIPS-IV в дополнение к пользовательскому набору команд, разработанному Sony, который работает на 128-битные группы 32-битных, 16-битных или 8-битных целых чисел в режиме несколько данных с одной инструкцией (SIMD) (т.е. четыре 32-битных целых числа могут быть добавлены к четырем другим, используя единственная инструкция). Определенные инструкции включают в себя: сложение, вычитание, умножение, деление, мин. / Макс., Сдвиг, логический, счетчик нулевых значений, 128-битная загрузка / сохранение и сдвиг воронки с 256-битного на 128-битное в дополнение к некоторым, не описанным Sony для конкурентные причины. Вопреки некоторым заблуждениям, эти возможности SIMD не означают, что процессор является «128-битным», поскольку ни адреса памяти, ни сами целые числа не были 128-битными, а были только общие регистры SIMD / целочисленные. Для сравнения, 128-битные регистры и инструкции SIMD присутствовали в 32-битной x86 архитектуре с 1999 года, с введением SSE. Однако внутренние тракты данных были шириной 128 бит, и его процессоры могли работать с количествами 4x32 бит параллельно в отдельных регистрах.
Процессор основан на MIPS с модифицированным набором команд. Его основное ядро VU0 - это суперскалярная упорядоченная двухэтапная конструкция с 6-ступенчатыми целочисленными конвейерами и 15-ступенчатыми конвейерами с плавающей запятой. Его набор регистров состоит из 32 128-битных регистров VLIW SIMD (именование / переименование), одного 64-битного накопителя и двух 64-битных регистров общих данных, 8 16-битных регистров функции исправления, 16 8-битных регистров контроллера. Процессор также имеет два 64-битных целочисленных ALU, 128-битный блок загрузки-хранения (LSU), блок выполнения ветви (BXU) и 32-битный сопроцессор VU1 FPU (который действовал как контроллер синхронизации для VPU0 / VPU1), содержащий ядро базового процессора MIPS с 32 64-битными регистрами FP и 15 32-битными целочисленными регистрами. ALU 64-битные, с 32-битным FPU, не совместимым с IEEE 754. Настраиваемый набор команд 107 MMI (Multimedia Extensions) был реализован путем группирования двух 64-битных целочисленных ALU. И целочисленные, и с плавающей запятой конвейеры состоят из шести этапов.
Для подачи на исполнительные блоки инструкций и данных имеется двухсторонний набор ассоциативного кэша инструкций размером 16 КБ, двухсторонний набор ассоциативных не блокирующий кэш данных и оперативную память объемом 16 КБ . Кеши инструкций и данных виртуально индексируются и физически размечены, в то время как оперативная память RAM существует в отдельном пространстве памяти. Комбинированные 48 команд с двойной записью и резервный буфер преобразования данных предусмотрены для преобразования виртуальных адресов. Прогнозирование перехода достигается с помощью кэша целевого адреса перехода на 64 элемента и элемента, который интегрирован в кэш команд. Штраф за неверное предсказание перехода составляет три цикла из-за короткого шестиступенчатого конвейера.
Большая часть производительности Emotion Engine с плавающей запятой обеспечивается двумя блоками векторной обработки (VPU), обозначенными VPU0 и ВПУ1. По сути, это были DSP, предназначенные для трехмерной математики, и предшественники конвейеров аппаратных вершинных шейдеров. Каждый VPU имеет 32 128-битных векторных SIMD регистров (хранящих векторные данные 4D), 16 16-битных регистров с фиксированной запятой, четыре блока (FMAC), деление с плавающей запятой (FDIV) и локальную память данных . Память данных для VPU0 имеет размер 4 КБ, в то время как VPU1 имеет память данных 16 КБ.
Для достижения высокой пропускной способности память данных VPU подключается непосредственно к GIF, и обе памяти данных могут быть прочитаны напрямую блоком DMA. Одна векторная команда состоит из четырех 32-битных одинарной точности значений с плавающей запятой, которые распределяются по четырем (32-битным) модулям FMAC для обработки. Эта схема похожа на расширения SSEx от Intel.
Блокам FMAC требуется четыре цикла для выполнения одной инструкции, но поскольку блоки имеют шестиступенчатый конвейер, их пропускная способность составляет одну команду за цикл. Блок FDIV имеет девятиступенчатый конвейер и может выполнять одну инструкцию каждые семь циклов.
IPU позволяет декодировать сжатые изображения в формате MPEG-2, что позволяет воспроизводить DVD и игры FMV. Он также позволял векторное квантование для данных 2D-графики.
Блок управления памятью, контроллер RDRAM и контроллер DMA обрабатывают доступ к памяти в системе.
Обмен данными между ядром MIPS, двумя VPU, GIF, контроллером памяти и другими блоками осуществляется 128-битной внутренней шиной данных, работающей на половине тактовой частоты Emotion Engine, но для обеспечения большей пропускной способности существует также 128-битный выделенный путь между ЦП и VPU0 и 128-битный выделенный путь между VPU1 и GIF. На частоте 150 МГц внутренняя шина данных обеспечивает максимальную теоретическую пропускную способность 2,4 ГБ / с.
Связь между Emotion Engine и RAM осуществляется через два канала: DRDRAM (Direct Rambus Dynamic Random Access Memory) и контроллер памяти , который подключается к внутренней шине данных. Каждый канал имеет ширину 16 бит и работает на частоте 400 МГц DDR (двойная скорость передачи данных). В совокупности два канала DRDRAM имеют максимальную теоретическую пропускную способность 25,6 Гбит / с (3,2 ГБ / с), что примерно на 33% больше, чем у внутренней шины данных. Из-за этого контроллер памяти буферизует данные, отправляемые из каналов DRDRAM, чтобы ЦП мог использовать дополнительную полосу пропускания.
Emotion Engine взаимодействует напрямую с графическим синтезатором через GIF с выделенной 64-битной шиной 150 МГц с максимальной теоретической пропускной способностью 1,2 ГБ / с.
Для обеспечения связи между Emotion Engine и процессор ввода-вывода (IOP), интерфейс ввода-вывода соединяет 32-битную шину ввода-вывода с частотой 37,5 МГц с максимальной теоретической пропускной способностью 150 МБ / с с внутренней шиной данных. Интерфейс обеспечивает достаточную пропускную способность для разъема расширения PCMCIA, который использовался для сетевого адаптера со встроенным интерфейсом P-ATA для более быстрого доступа к данным и онлайн-функциональности. Преимущество высокой пропускной способности состояло в том, что ее можно было легко использовать для внедрения аппаратных расширений, таких как сетевой адаптер со встроенной поддержкой жестких дисков IDE или других расширений для расширения функциональности и жизненного цикла продукта, что можно рассматривать как конкурентное преимущество. Однако в более новых вариантах (например, в тонкой версии) интерфейс будет предлагать значительно большую пропускную способность, чем требуется для устройств ввода-вывода PlayStation, поскольку поддержка жестких дисков была удалена, а от дизайна разъема PCMCIA отказались в пользу более тонкого дизайна.
Emotion Engine содержал 13,5 миллионов металл-оксид-полупроводниковых (МОП) транзисторов на интегральной схеме (IC) для измерения кристалла. 240 мм. Он был изготовлен Sony и Toshiba по технологии 0,25 мкм (0,18 мкм эффективный LG ) комплементарный металл-оксид-полупроводник (CMOS) с четырьмя уровнями межсоединения.
Emotion Engine был упакован в 540-контактный пластиковый массив шариковой сетки (PBGA).
Основное использование Emotion Engine заключалось в том, чтобы служить процессором PlayStation 2. Первые SKU PlayStation 3 также имели Emotion Engine на материнской плате для обеспечения обратной совместимости с PlayStation. 2. Однако во второй версии PlayStation 3 не хватало физического Emotion Engine для снижения затрат, поскольку все его функции выполнялись с помощью программной эмуляции, выполняемой Cell Broadband Processor, в сочетании с аппаратным синтезатором графики, который все еще присутствует для обеспечения обратной совместимости с PlayStation 2. Во всех последующих редакциях графический синтезатор был удален; однако программное обеспечение PlayStation 2 Эмулятор ПО доступен в более поздних версиях системного программного обеспечения для использования с играми Sony PS2 Classics, доступными для покупки в Sony Entertainment Network.
