В моделировании VHDL все назначения signal происходят с некоторыми бесконечно малыми задержка, известная как дельта-задержка . Технически, дельта-задержка не является измеримой единицей, но с точки зрения конструкции оборудования следует думать, что дельта-задержка - это наименьшая единица времени можно измерить, например, фемтосекунды (фс).
.