DEC J -11

J-11 - это набор микросхем микропроцессора, t реализует архитектуру набора команд PDP-11 (ISA), совместно разработанную Digital Equipment Corporation и Harris Semiconductor. Это был высокопроизводительный набор микросхем, предназначенный для объединения характеристик и характеристик PDP-11/70 на нескольких микросхемах. Он использовался в PDP-11/73, PDP-11/83 и Professional 380.

. Он состоял из микросхемы тракта передачи данных и микросхемы управления в керамических безвыводных корпусах, установленных на одном керамический гибридный DIP-корпус. Микросхема управления включает в себя контроллер последовательности управления и ПЗУ микрокода. Можно использовать дополнительный отдельный чип ускорителя с плавающей запятой (FPA), который был упакован в стандартный DIP. Микросхема тракта передачи данных и управляющая микросхема были изготовлены Харрисом в процессе CMOS, а FPA были изготовлены Digital в их процессе NMOS "ZMOS ".

Первоначально конструкция была предназначена для поддержки нескольких управляющих микросхем, чтобы можно было реализовать дополнительные инструкции, такие как коммерческий набор команд (CIS), но такие управляющие микросхемы никогда не предлагались.

Клон J-11 производился в Советском Союзе под обозначением KN1831VM1 (Русский : КН1831ВМ1).

• 

  Верхняя сторона микропроцессорного гибрида J-11. Микросхема управления DC335 слева, микросхема тракта передачи данных DC334 справа. Дайм США для масштаба.

• 

  Нижняя сторона гибрида микропроцессора J-11, показывающая неиспользуемые монтажные позиции для двух дополнительных микросхем управления.

• 

  J-11 на материнской плате DEC Professional 380.

• 

  KN1831VM1: советский клон J-11.

• 

  Снимок контрольной микросхемы DC335.

• 

  Снимок микросхемы канала передачи данных DC334.

• 

  Снимок микросхемы DC321 FPA.